#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出顧公開番号

# 特開平10-256884

(43)公開日 平成10年(1998) 9月25日


(51) Int.Cl. <sup>6</sup>		識別記号	FΙ					
H03K	5/08		H03K 5	5/08	7	Γ		
H03F	3/45		H03F 3	3/45	2	Z		
H03M	1/34		H 0 3 M	1/34				
			審查請求	未請求	請求項の数18	OL	(全 31 頁)	
(21)出願番号		特顏平9-57588	(71) 出願人		13 競株式会社			
(22)出顧日		平成9年(1997)3月12日			・ F代田区丸の内ニ	.丁月2	番3号	
		1,200,700,700	(72)発明者			• • • •		
•			, ,,,,,,,,		F代田区丸の内=	丁目2	番3号 三	
		•		菱電機材	朱式会社内			
			(72)発明者	伊藤 1	E雄			
				東京都市	<b>F代田区丸の内</b> 二	丁目2	番3号 三	
				菱電機構	株式会社内			
		•	(72)発明者	三木	<b>奎博</b>			
				東京都司	千代田区丸の内=	二丁目2	番3号 三	
				菱電機構	朱式会社内			
			(74)代理人	弁理士	吉田 茂明	(外2名	i)	
					•	堒	終頁に続く	
			i i					

#### (54) 【発明の名称】 電圧比較器及びA/Dコンパータ

### (57) 【要約】

【課題】 高精度な電圧比較が行える電圧比較器を得る。

【解決手段】 入力電圧VIN及び基準電圧VREFはそれぞれスイッチS1及びS2を介してキャパシタC1の一方電極に接続される。キャパシタC1の他方電極はインバータINV1の入力部に接続され、インバータINV1の出力部はインバータINV3の入力部に接続されるとともに、スイッチS3を介して入力に帰還する。さらに、インバータINV1に対して並列にインバータINV11が接続され、インバータINV1、インバータINV3及びインバータINV11の入出力特性は同一に設定される。



 $INV1, INV3, INV11: 1 \rightarrow (r \rightarrow r)$ 

40

【特許請求の範囲】

【請求項1】 第1の電圧を第1の期間に受け、第2の電圧を第2の期間に受ける第1の電極を有する第1のキャパシタと

入力部が前記第1のキャパシタの第2の電極に接続され、入力部が第1のバイアス電圧に設定されると良好なゲイン特性が得られ、前記第2の期間に入力部より受ける信号を反転増幅して第1の増幅信号を出力する第1の反転増幅器と、

前記第1の増幅信号に関連した信号を増幅して増幅出力 10 信号を出力する出力用反転増幅器と、

前記第1の反転増幅器とは別途に設けられ、前記第1の期間に、前記第1の反転増幅器の入力部に前記第1のバイアス電圧と同レベルの補助電圧を付与するバイアス電圧補助手段と、を備えた電圧比較器。

【請求項2】 前記第1の反転増幅器は、前記第1の期間に入出力間が短絡され、その入力部が前記第1のバイアス電圧に設定され、

前記バイアス電圧補助手段は、前記第1の反転増幅器に並列に接続され、前記第1の反転増幅器と同一の入出力 20 特性を有する補助用反転増幅器を含み、前記補助用反転増幅器は前記第1の期間に入出力間が短絡され、その入力部が前記補助電圧に設定される、請求項1記載の電圧比較器。

【請求項3】 前記出力用反転増幅器の入力部は前記第1の反転増幅器の出力部に接続され、前記第1の増幅信号に関連した信号は前記第1の増幅信号自体を含み、前記第1の反転増幅器、前記補助用反転増幅器及び前記出力用反転増幅器それぞれの入出力特性は同一である、請求項2記載の電圧比較器。

【請求項4】 第1の電極が前記第1の反転増幅器の出力部に接続される第2のキャパシタと、

入力部が前記第2のキャパシタの第2の電極に接続され、出力部が前記出力用反転増幅器の入力部に接続され、前記第1の期間に入出力間が短絡され、その入力部が第2のバイアス電圧に設定され、前記第2の期間に入力部より得られる信号を増幅して第2の増幅信号を出力する第2の反転増幅器とをさらに備え、前記第1の増幅信号に関連した信号は前記第2の増幅信号を含む、請求項2記載の電圧比較器。

【請求項5】 前記バイアス電圧補助手段は前記第1の期間に前記第1のバイアス電圧を前記第1の反転増幅器の入力部に供給するバイアス電圧供給手段を含む、請求項1記載の電圧比較器。

【請求項6】 前記第1の反転増幅器の入力部は第1及び第2の差動用入力部を含み、出力部は第1及び第2の差動用出力部を含み、前記第1の増幅信号は互いに逆相の信号となる第1及び第2の差動用増幅信号を含み、前記第1の反転増幅器は、前記第1及び第2の差動用入力部より得られる信号の電位差を増幅して前記第1及び第50

2

2の差動用出力部から前記第1及び第2の差動用増幅信号をそれぞれ出力し、

前記第1のキャパシタは第1及び第2の差動用キャパシタを含み、前記第1及び第2の差動用キャパシタうち、一方のキャパシタの第1の電極は前記第1の期間に前記第1の電圧に受け、前記第2の期間に前記第2の電圧に受け、

前記第1の反転増幅器の前記第1の差動用入力部は前記第1の差動用キャパシタの第2の電極に接続され、前記第1の反転増幅器の前記第2の差動用入力部は前記第2の差動用キャパシタの第2の電極に接続される、請求項1記載の電圧比較器。

【請求項7】 第1及び第2の電圧とを電圧比較してその電圧比較結果を出力する電圧比較器であって、

一方が不純物半導体電極であり他方がポリシリコンあるいは金属電極である第1及び第2の電極を有する第1のキャパシタを備え、前記第1のキャパシタの第1の電極は、第1の関連電圧を第1の期間に受け、第2の関連電圧を第2の期間に受け、

入力部が前記第1のキャパシタの第2の電極側に接続され、前記第1の期間に良好なゲイン特性が得られる第1のパイアス電圧に入力部が設定され、前記第2の期間に入力部より受ける信号を反転増幅して第1の増幅信号を出力する第1の反転増幅器と、

前記第1の増幅信号に関連した信号を増幅して増幅出力信号を前記電圧比較結果として出力する出力用反転増幅器と、

前記第1のキャパシタの第1あるいは第2の電極側に設けられ、容量値の電圧依存性が小さい動作領域で前記第1のキャパシタが動作するように、前記第1のキャパシタの第1あるいは第2の電極側を電圧制御する第1のキャパシタ電圧制御手段と、をさらに備える電圧比較器。

【請求項8】 前記第1のキャパシタ電圧制御手段は、前記第1及び第2の電圧を受け、前記第1及び第2の電圧を変換して前記第1及び第2の関連電圧を前記第1のキャパシタの第1の電極にそれぞれ付与する第1のレベル変換手段を含み、前記第1及び第2の関連電圧は前記第1のキャパシタの第2の電極の電圧が前記第1のバイアス電圧のとき、前記第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルである、請求項7記載の電圧比較器。

【請求項9】 前記第1のキャパシタ電圧制御手段は、前記第1の期間に、キャパシタ用バイアス電圧を前記第1のキャパシタの第2の電極に付与するキャパシタ用バイアス電圧供給手段を含み、前記キャパシタ用バイアス電圧は、前記第1のキャパシタの第1の電極が前記第1あるいは第2の関連電圧のとき、前記第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、

前記第1のキャパシタの第2の電極より得られる電圧を

3

レベル変換して前記第1の反転増幅器の入力部に付与する第1のレベル変換手段をさらに含み、前記第1のレベル変換手段は前記第1の期間に前記キャパシタ用バイアス電圧を前記第1のバイアス電圧にレベル変換する、請求項7記載の電圧比較器。

【請求項10】 前記キャパシタ用バイアス電圧供給手段は、

固定の第1の比較電圧を発生する第1の比較電圧発生手 段と、

前記キャパシタ用バイアス電圧をレベル変換して第2の 10 比較電圧を付与する第2のレベル変換手段と、

前記第1及び第2の比較電圧を比較して、その比較結果 に基づき前記キャパシタ用電圧を出力する電圧比較手段 とを含み、

前記第1の比較電圧は前記第1のバイアス電圧に等しく、前記第2のレベル変換手段の変換特性は前記第1のレベル変換手段の変換特性と同じである、請求項9記載の電圧比較器。

【請求項11】 前記第1の反転増幅器の入力部は第1及び第2の差動用入力部を含み、出力部は第1及び第2 20の差動用出力部を含み、前記第1の増幅信号は互いに逆相の信号となる第1及び第2の差動用増幅信号を含み、前記第1の反転増幅器は、前記第1及び第2の差動用入力部より得られる信号の電位差を増幅して前記第1及び第2の差動用出力部から前記第1及び第2の差動用増幅信号をそれぞれ出力し、

前記第1のキャパシタは第1及び第2の差動用キャパシタを含み、前記第1及び第2の差動用キャパシタのうち、一方のキャパシタの第1の電極は前記第1の期間に前記第1の関連電圧を受け、前記第2の期間に前記第2 30の関連電圧を受け、

前記第1の反転増幅器の前記第1の差動用入力部は前記第1の差動用キャパシタの第2の電極に接続され、前記第1の反転増幅器の前記第2の差動用入力部は前記第2の差動用キャパシタの第2の電極に接続される、請求項7記載の電圧比較器。

【請求項12】 一方が不純物半導体電極であり他方がポリシリコンあるいは金属電極である第1及び第2の電極を有し、前記第1の反転増幅器の出力部側に第1の電極が配置される第2のキャバシタと、

入力部が前記第2のキャパシタの第2の電極に接続され、出力部が前記出力用反転増幅器の入力部に接続され、前記第1の期間に良好なゲイン特性が得られる第2のバイアス電圧に入力部が設定され、前記第2の期間に入力部より受ける信号を反転増幅して第2の増幅信号を出力する第2の反転増幅器とをさらに備え、前記第1の増幅信号に関連した信号は、前記第2の増幅信号を含み

前記第2のキャパシタの第1あるいは第2の電極側に設けられ、容量値の電圧依存性が小さい動作領域で前記第 50

4

2のキャパシタが動作するように、前記第2のキャパシタの第1あるいは第2の電極を電圧制御する第2のキャパシタ電圧制御手段をさらに備える、請求項7記載の電圧比較器。

【請求項13】 前記第2のキャパシタ電圧制御手段は、

前記第1の増幅信号をレベル変換して、第1のレベル変換電圧を前記第2のキャパシタの第1の電極に付与する第1のレベル変換手段を含み、前記第1のレベル変換電圧は前記第2のキャパシタの第2の電極の電圧は前記第2のバイアス電圧のとき、前記第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルである、請求項12記載の電圧比較器。

【請求項14】 前記第1の反転増幅器の前記第1のバイアス電圧は、前記第1のキャパシタの第1の電極が前記第1あるいは第2の関連電圧のとき、前記第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、

前記第2の反転増幅器の前記第2のバイアス電圧は、前 記第2のキャパシタの第1の電極が前記第2のバイアス 電圧のとき前記第2のキャパシタの容量値の電圧依存性 が小さい動作領域となるレベルであり、

前記第1の反転増幅器は、前記第1のキャパシタの第2 の電極側に設けられた前記第1のキャパシタ電圧制御手 段を含み、

前記第2の反転増幅器は、前記第2のキャパシタの第2 の電極側に設けられた前記第2のキャパシタ電圧制御手 段を含む、請求項12記載の電圧比較器。

【請求項15】 前記第1の反転増幅器は、

前記第2の期間に入力部より受ける信号を反転増幅して 内部増幅信号を出力する増幅部と、

前記内部増幅信号をレベル変換して前記第1の増幅信号を出力するレベル変換部とを含み、前記第1の増幅信号のレベルは前記第2のキャパシタの第2の電極が前記第2のバイアス電圧のとき前記第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、

前記第2のキャパシタ電圧制御手段は前記第2のキャパシタの第1の電極側に設けられ、前記レベル変換部を共有する、請求項12記載の電圧比較器。

【請求項16】 第1の電圧を第1の期間に受け、第2 の電圧を第2の期間に受ける第1の電極を有する第1の キャパシタと、

入力部が前記第1のキャパシタの第2の電極側に接続され、前記第1の期間に良好なゲイン特性が得られる第1のバイアス電圧に入力部が設定され、前記第2の期間に入力部より受ける信号を反転増幅して第1の増幅信号を出力する第1の反転増幅器と、

前記第1の増幅信号に関連した信号を増幅して増幅出力 信号を出力する出力用反転増幅器と、

入力部及び出力部を有し、前記第2の期間に前記増幅出

40

5

カ信号をラッチデータとして入力部に受け、前記第1の 期間に前記増幅出力信号を前記入力部に受けることなく 出力部より得られる信号を入力部に帰還させて前記ラッ チデータを保持するラッチ手段とを備え、

前記出力用反転増幅器の駆動能力は、前記ラッチ手段の 前記入力部に付随する容量の影響を受けないレベルに設 定される、電圧比較器。

【請求項17】 第1の電極が前記第1の反転増幅器の出力部に接続される第2のキャパシタと、

入力部が前記第2のキャパシタの第2の電極に接続され、出力部が前記出力用反転増幅器の入力部に接続され、前記第1の期間に入力部が第2のバイアス電圧に設定され、第2の期間に入力部より得られる信号を増幅して第2の増幅信号を出力する第2の反転増幅器とをさらに備え、

前記ラッチ手段は、入力部から出力部にかけて直列に接続される第1及び第2の部分反転増幅器を含み、

前記第2の反転増幅器は入出力部間に並列に接続される 第3及び第4の部分反転増幅器を含み、

前記出力用反転増幅器は入出力部間に並列に接続される 20 第5及び第6の部分反転増幅器を含み、

前記第1~第6の部分反転増幅器の入出力特性は同一に 設定される、請求項16記載の電圧比較器。

【請求項18】 請求項1、請求項7あるいは請求項16記載の電圧比較器を備え、前記電圧比較器は複数の電圧比較器を有し、

アナログ信号である入力電圧を前記第1の電圧として前記複数の電圧比較器に共通に付与する入力電圧付与手段と、

互いに異なる複数の基準電圧をそれぞれ前記第2の電圧 30 として前記複数の電圧比較器に付与する基準電圧付与す る基準電圧付与手段と、

前記複数の電圧比較器それぞれの前記増幅出力信号に関連する信号をエンコードしてデジタル信号を出力するエンコード手段と、をさらに備えるA/Dコンバータ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はチョッパ型の電圧 比較器およびこれを用いた並列型 A / D コンバータに関 するものである。

[0002]

【従来の技術】図30は従来のチョッパ型電圧比較器の一構成例を示す回路図である。図30において、同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS1及びS2を介してキャパシタC1の一方電極に接続される。キャパシタC1の他方電極はインバータINV1の入力部に接続され、インバータINV1の出力部はキャパシタC2の一方電極に接続されるとともに、スイッチS3を介して入力に帰還する。キャパシタC2の他方電極はインバータINV2の入力部に 50

6

接続され、インバータ I N V 2 の出力部はインバータ I N V 3 の入力部に接続されるとともに、スイッチ S 4 介して入力に帰還する。インバータ I N V 3 の出力 V O U T はラッチ回路 1 1 に与えられ、ラッチ回路 1 1 から出力されるのラッチ出力 L O U T が電圧比較器の出力となる。

【0003】また、図31は図30の構成を更に詳細に示した回路図である。同図に示すように、インバーターNV1~INV3はそれぞれPMOSトランジスタQPとNMOSトランジスタQPとからなるCMOSインバータ構成であり、スイッチS1~S4はそれぞれPMOSトランジスタQP及びNMOSトランジスタQNの並列接続で構成され、スイッチS1、S3及びS4のNMOSトランジスタQPのゲートには制御信号のが印加され、スイッチS1、S3及びS4のPMOSトランジスタQP並びにスイッチS2のNMOSトランジスタQPがでにスイッチS2のNMOSトランジスタQPがでトには反転制御信号バーのが印加される。

【0004】また、ラッチ回路11は、スイッチSL 1, SL2及びインバータINV4及びINV5から構 成され、インバータINV4及びINV5は直列に接続 され、インバータINV4の入力部とインバータINV 3の出力部との間にスイッチSL1が設けられ、インバ ータINV5の出力部とインバータINV4の入力部と の間にスイッチSL2が設けられる。インバータⅠNV 4 及びインバータ I N V 5 はそれぞれ P M O S トランジ スタQPとNMOSトランジスタQNとからなるCMO Sインバータ構成であり、スイッチSL1及びSL2は それぞれPMOSトランジスタQP及びNMOSトラン ジスタQNの並列接続で構成され、スイッチSL1のN MOSトランジスタQN及びスイッチSL2のPMOS トランジスタQPのゲートには制御信号ゅが印加され、 スイッチSL1のPMOSトランジスタQP及びスイッ チSL2のNMOSトランジスタQNのゲートには反転 制御信号バーφが印加される。

【0005】このような構成において、チョッパ型電圧 比較器はオートゼロと呼ばれる期間と比較期間との二つ のフェーズで動作する。図32はオートゼロ期間の動作 説明用の図であり、図33は比較期間の動作説明用の図 である。なお、説明の都合上、図30及び図31で示し たインバータINV2及びスイッチS4を省略してい る。

【0006】図32に示すように、オートゼロ期間(AZ期間)は制御信号φが"H"となり、スイッチS1及びS3がオン状態でスイッチS2はオフ状態となる。また、スイッチSL1がオフ状態でスイッチSL2がオン状態となるためラッチ回路11はラッチ状態となる。

【0007】AZ期間では、キャパシタC1の(入力側の)一方電極にはアナログ電圧である入力電圧VINが印加されるとともに、インバータINV1の入出力間は

20

オン状態のスイッチS3で短絡され、その入力電圧及び 出力電圧は一致してバイアス電圧Vbで安定する。バイ アス電圧Vbは図34に示すようにインバータの入力電 圧と出力電圧が等しく、ゲインが高く、ゲイン特性が良 好な電圧でVDD/2(VDD:電源電圧)となる。

【0008】一方、図33に示すように、比較期間(C OMP期間)は制御信号φが "L" となり、スイッチS 1, S3がオフ状態でS2がオン状態となる。また、ス イッチSL1はオン状態で、スイッチSL2がオフ状態 となるため、ラッチ回路11はスルー状態となる。

【0009】COMP期間では、キャパシタC1の一方 電極には基準電圧VREFが印加され、このときの電圧 変化(VIN→VREF)がキャパシタC1の他方電極 に伝達される。インバータINV1はこのときスイッチ S3がオフ状態であるため、ゲインの高いバイアス電圧 V b にインバータ I N V 1 の入力側(キャパシタC 1 の 他方電極側)の電圧変化分が重畳される。

【0010】したがって、インバータのゲインは高いの で入力の少しの電圧変化をとらえ、大きく増幅して次段 に伝える。このときの動作点の変化を図35(比較期 間)に示す。この電圧変化は更に次の段のインバーター NV3で増幅され、ラッチ回路11内部まで伝わる。

【0011】その後、次のAZ期間に入るとラッチ回路 1 1 はそのデータを "H" あるいは "L" に確定する。 以上の動作を繰り返して入力電圧VINと基準電圧VR EFとの比較動作を行う。

【0012】図36は上記した比較動作を示すタイミン グ図である。同図に示すように、インバータINV3の 出カVOUTはAZ期間中にバイアス電圧Vbとなり、 COMP期間中に"H"あるいは"L"になり、ラッチ 30 ~る。 回路11のラッチ出力LOUTはAZ期間中に直前のC OMP期間の比較結果を示す。

【0013】チョッパ型電圧比較器の基本動作は以上で あるが、インバータ(アンプ)の特性にミスマッチがあ ると比較結果にオフセット電圧が発生する。その原理を 図37及び図38に示す。

【0014】AZ期間には入出力を短絡するインバータ INV1は入力と出力の電圧が同じになる点でバイアス される。しかし、その次段のインバータINV3の特性 (L3) がわずかではあるがインバータ I N V 1 の特性 40 (L1) とずれていた場合、インバータINV3の出力 電圧はINV1のバイアス電圧とはVBERRだけ異な った電圧になる。

【0015】AZ期間にインバータINV3の出力が (Vb+VBERR) に収束している状態から、COM P期間に移行し比較動作が始まると、インバータINV 3 "H" の結果は出しやすいが "L" の結果は出しにく いという状況になる。その結果、図38の破線に示すよ うに、ラッチ出力LOUTは変化して、本来、"L"を 出力すべきAZ期間に "H"を出力する誤動作が生じる 50 電極に接続されるとともに、スイッチS13を介して第

危険性がある。これは入力側から見た場合、オフセット 電圧 (VBERR) が発生していることを意味する。な お、図30及び図31で示した構成の場合、インバータ NV2とインバータINV3との入出力特性がズレてい た場合も同様な誤動作が生じる危険性がある。

【0016】上記した不具合を避けるため、チョッパ型 **電圧比較器の各インバータは、サイズ、形状、向きを合** わせ同じ特性を持たせるようにしている。なお、サイズ とは、チャネル長、チャネル幅等のトランジスタサイ ズ、形状とはレイアウトパターンの形状、向きとはレイ アウトパターンの形成方向を意味する。

【0017】さらに、ラッチ回路11内のインバーター NV4及びINV5もCOMP期間には増幅器として機 能するため、その前段のインバータINV3で使用した ものと同じインバータを用いることが多い。このように 構成することによって上記したオフセット電圧を低減す ることが通常行われている。

【0018】図39は、電圧比較器を複数個並列に並べ て構成する並列型A/Dコンバータの構成を示す回路図 である。同図に示すように、基準電圧VRT、VRB間 に (n+1) 個のラダー抵抗 LR1~LR(n+1) が 直列に設けられる。また、n個の電圧比較器CMP1~ CMPnにおいて、電圧比較器CMPi (i=1~n) の一方入力に入力電圧VINが印加され、他方入力はラ ダー抵抗LRiとLR(i+1)との間のノードより得 られる基準タップ電圧VRiが印加される。電圧比較器 CMP1~CMPnの出力はそれぞれエンコーダ12に 与えられ、エンコーダ12は電圧比較器СMP1~СM Pnの出力に基づきエンコード結果EOUTを出力す

【0019】このような構成のA/Dコンバータにおい て、電圧比較器CMP1~CMPnは所定のクロックに 同期して、入力電圧VINと基準タップ電圧VR1~V Rnそれぞれとの比較を並列に行う。そして、エンコー ダ12は、電圧比較器 CMP1~ CMPn それぞれの比 較結果をエンコードしてデジタル信号であるエンコード 結果EOUTを出力する。

【0020】したがって、3ビットのA/D変換を行う 場合はn=7となり、図39に示すように、電圧比較器 CMP1~CMP3の出力が"L"で、CMP4~CM P 7 の出力が "H" の場合、エンコーダ1 2 は "0 1 1"のエンコード結果EOUTを出力する。

【0021】図40は差動アンプを用いたチョッパ型電 圧比較器を示す回路図である。図40において、同図に 示すように、入力電圧VIN及び基準電圧VREFはそ れぞれスイッチS11及びS12を介してキャパシタC 11の一方電極に接続される。キャパシタC11の他方 電極は差動アンプAMP1の第1入力部に接続され、差 動アンプAMP1の第1出力はキャパシタC12の一方

q

1入力に帰還する。キャパシタC12の他方電極は差動アンプAMP2の第1入力部に接続され、差動アンプAMP3の第1入力部に接続されるとともに、スイッチS14介して第1入力に帰還する。

【0022】一方、入力電圧VIN及び基準電圧VREFそれぞれと逆相の反転入力電圧バーVIN及び反転基準電圧バーVREFはそれぞれスイッチS21及びS22を介してキャパシタC21の一方電極に接続される。キャパシタC21の他方電極は差動アンプAMP1の第102入力部に接続され、差動アンプAMP1の第2出力部はキャパシタC22の一方電極に接続されるとともに、スイッチS23を介して第2入力に帰還する。キャパシタC22の他方電極は差動アンプAMP2の第2入力部に接続され、差動アンプAMP2の第2出力部は差動アンプAMP3の第2入力部に接続されるとともに、スイッチS24介して第2入力に帰還する。

【0023】差動アンプAMP3の出力(第1出力あるいは第2出力)はラッチ回路13に与えられ、ラッチ回路13から出力されるのラッチ出力LOUTが電圧比較 20器の出力となる。

【0024】図41は差動アンプAMP1 (AMP2, AMP2)をNMOSトランジスタの差動対で構成した 場合の内部構成を示す回路図である。同図に示すよう に、ソースが共に電源電圧VDDを受け、ゲートが共に 定電圧VPBを受けるPMOSトランジスタQ11及び Q12はそれぞれノードN11及びN12を介してNM OSトランジスタQ13及びQ14のドレインに接続さ れる。NMOSトランジスタQ13とNMOSトランジ スタQ14とは差動対となり、NMOSトランジスタQ 30 13のゲートに第1電圧V1を受け、NMOSトランジ スタQ14のゲートに第2電圧V2を受ける。NMOS トランジスタQ13及びQ14のソースは、ゲートに定 電圧VBBを受けるNMOSトランジスタQ15を介し て共通に接地される。そして、NMOSトランジスタQ 13のドレイン(ノードN11),ゲート間がスイッチ S13を介して接続され、NMOSトランジスタQ14 のドレイン(ノードN12)、ゲート間がスイッチS2 3を介して接続される。

【0025】このような構成の差動アンプAMP1は、NMOSトランジスタQ13のゲートが第1入力部、ノードN11が第1出力部、NMOSトランジスタQ14のゲートが第2入力部、ノードN12が第1出力部となる。

【0026】図42は差動アンプAMP1 (AMP2, AMP2)をNMOSトランジスタの差動対で構成した場合の内部構成を示す回路図である。同図に示すように、ソースが共に接地され、ゲートが共に定電圧VNBを受けるNMOSトランジスタQ21及びQ22はそれぞれノードN21及びN22を介してPMOSトランジ 50

10

スタQ23及びQ24のドレインに接続される。PMOSトランジスタQ23とPMOSトランジスタQ24とは差動対となり、PMOSトランジスタQ23のゲートに第1電圧V1を受け、PMOSトランジスタQ24のゲートに第2電圧V2を受ける。PMOSトランジスタQ23及びQ24のソースは、ゲートに定電圧VPBを受けるPMOSトランジスタQ25を介して電源電圧VDDに接続される。そして、PMOSトランジスタQ23のドレイン(ノードN21)、ゲート間がスイッチS13を介して接続される。

【0027】このような構成の差動アンプAMP1は、PMOSトランジスタQ23のゲートが第1入力部、ノードN21が第1出力部、PMOSトランジスタQ24のゲートが第2入力部、ノードN22が第1出力部となる。

【0028】なお、スイッチS11~S14及びスイッチS21~S24の内部構成は、図31で示したスイッチS1~S14と同様であり、スイッチS11、S13、S14、S21、S23及びS24は制御信号のが"H"のときオン状態となり、スイッチS12及びS22は制御信号のが"L"のときオン状態となる。

【0029】なお、その動作については、差動信号を扱う以外は基本的に、インバータアンプによる図30のチョッパ型電圧比較器と同様であるので説明は省略する。ただし、インバータアンプで構成するチョッパ型電圧比較器に対して差動信号を扱うため、同相で重畳されるノイズに対して影響を受けないと言う利点がある。

【0030】なお、図39に示すように、並列型A/Dコンパータを構成する場合、アナログ入力、基準電圧共に差動信号であることが理想であるが、片側すなわち、第2入力部に接続される、入力電圧VIN及び基準電圧VREFそれぞれと逆相の反転入力電圧パーVIN及び反転基準電圧VREFの代わりに固定電圧を与えるようにしてもよい。

#### [0031]

【発明が解決しようとする課題】従来のチョッパ型電圧 比較器は以上のように構成されているため、以下に述べ る3つの問題点を有している。

【0032】(1)アナログ信号である入力電圧VINの周波数が高くなった場合、AZ期間中にインバータアンプINVIの入力部の電圧VN1がゲイン特性が良好なバイアス電圧Vbに固定されず、入力電圧VINに応じて変動してしまう(図43)。

【0033】このため、COMP期間にはハイゲインなバイアス電圧から比較動作が始まらず、初期値にオフセットを持ったことと等価になり、"H"及び"L"のうち、一方を出力しやすく、他方を出力しにくくなる現象(オフセット電圧)が生じる。例えば、図44に示すよ

うに、AZ期間中に(Vb+ERR)に設定されていまうと、 "H"レベルが出力しやすく "L"レベルが出力しにくくなり、期間T22の破線に示すように、本来 "L"を出力すべきラッチ出力LOUTが "H"を出力してしまう危険性が生じる。

【0034】AZ期間中のインバータINV1の入力電圧VN1が入力電圧VINによって変動しないようにするには、インバータINVIのサイズを大きくすることが必要となり、それに応じて2段目以降のインバータINV2及びINV2も同じように大きいインバータを使 10用する必要が生じ、その結果、消費電力の増大を招いてしまうという問題点があった。

【0035】(2) キャパシタC1が電圧依存性を持つとき、A2期間中の容量値に対してCMP期間の容量値が小さくなると、キャパシタC1に一方電極側(入力側)の電圧変化が、他方電極側(インバータ INV1側)に正しく伝わらず、電圧比較器の分解能が損なわれ、また、入力される入力電圧VINに応じて容量値が変わってしまうため歪みとなる危険があるという問題点があった。

【0036】容量の電圧依存性は2層のポリシリコン (あるいは金属層)で構成した図45に示す構造であれば電圧依存性はないが、図46に示すようにN+拡散層 とポリシリコンで構成した場合は電圧依存性を持つことが知られている。

【0037】図45において、半導体基板35上に第1層ポリシリコン33及び第2層ポリシリコン34が構成され、入力端子31が第1層ポリシリコン33に接続され、出力端子32が第2層ポリシリコン34に接続される。なお、半導体基板35上の図示しない部分に酸化膜 30が形成される。したがって、第1層ポリシリコン33、第2層ポリシリコン34間にキャパシタ形成部分36ができる。

【0038】図46において、P+ 半導体基板37の表面に、N+ 拡散領域38が形成され、半導体基板35上に第1層ポリシリコン33が形成され、入力端子31がN+拡散領域38に接続され、出力端子32が第1層ポリシリコン33に接続される。なお、P+ 半導体基板37上の図示しない部分に酸化膜が形成される。したがって、N+ 拡散領域38と第1層ポリシリコン33との間40にキャバシタ形成部分39ができる。

【0039】図45及び図46で示した構成のキャパシタの容量値の電圧依存性を図47に示す。図47において、L11が図45で示した2層ポリシリコンで形成されたキャパシタC1の電圧-容量値変化、L12が図46で示したMOS構成のキャパシタC1の電圧-容量値変化を示す。なお、図47の電圧とはキャパシタC1の他方電極の電圧を基準とした一方電極の電圧を意味する。

【0040】(3) ラッチ回路11(13)に前回の 50

12

比較結果の "H" あるいは "L" が保持されている状態でその次の比較結果を(その増幅過程で)ラッチ回路に入力しようとするため、図48に示すように、スイッチS1、S3、S4及びSL2がオンからオフに変化し、スイッチS2及びスイッチSL1がオフからオンに変化するとき、前回の保持データが次に取り込まれる入力データの "H" あるいは "L" に向かう電圧変化を妨げる方向に動作(キックバック)し、これによって電圧比較器の精度が損なわれるという問題があった。

【0041】例えば、図49に示すように、期間T23のAZ期間中に、"H"のラッチ出力LOUTを出力していたため、続く期間T24のCOMP期間中に、インパータINV3の出力VOUTが十分低くならず、期間T24のAZ期間の破線に示すように、ラッチ出力LOUTが"H"と誤動作してしまう危険性がある。

【0042】この発明は上記問題点(1)~(3)を解決するためになされたもので、下記の(1)~(3)のいずれかを実現した高精度な電圧比較が行える電圧比較器及びA/Dコンバータを得ることを目的とする。

20 【0043】(1)消費電力を増加させることなく、入 力信号周波数が高くなってもオフセット電圧が生じない。

(2) 電圧依存性のあるキャパシタを用いた場合でも高 精度に電圧比較が行える。

(3) ラッチ回路からのキックバックを低減し、高精度 な電圧比較を行う。

[0044]

【課題を解決するための手段】この発明に係る電圧比較器は、第1の電圧を第1の期間に受け、第2の電圧を第2の期間に受ける第1の電極を有する第1のキャパシタと、入力部が前記第1のキャパシタの第2の電極に接続され、入力部が第1のバイアス電圧に設定されると良好なゲイン特性が得られ、前記第2の期間に入力部より受ける信号を反転増幅して第1の増幅信号を出力する第1の反転増幅器と、前記第1の増幅信号に関連した信号を増幅して増幅出力信号を出力する出力用反転増幅器と、前記第1の反転増幅器とは別途に設けられ、前記第1の期間に、前記第1の反転増幅器の入力部に前記第1のバイアス電圧と同レベルの補助電圧を付与するバイアス電圧補助手段とを備えている。

【0045】また、請求項2記載の電圧比較器において、前記第1の反転増幅器は、前記第1の期間に入出力間が短絡され、その入力部が前記第1のバイアス電圧に設定され、前記バイアス電圧補助手段は、前記第1の反転増幅器に並列に接続され、前記第1の反転増幅器と同一の入出力特性を有する補助用反転増幅器を含み、前記補助用反転増幅器は前記第1の期間に入出力間が短絡され、その入力部が前記補助電圧に設定されるものである。

【0046】また、請求項3記載の電圧比較器におい

て、前記出力用反転増幅器の入力部は前記第1の反転増幅器の出力部に接続され、前記第1の増幅信号に関連した信号は前記第1の増幅信号自体を含み、前記第1の反転増幅器、前記補助用反転増幅器及び前記出力用反転増幅器それぞれの入出力特性は同一である。

【0047】また、請求項4記載の電圧比較器は、第1の電極が前記第1の反転増幅器の出力部に接続される第2のキャパシタと、入力部が前記第2のキャパシタの第2の電極に接続され、出力部が前記出力用反転増幅器の入力部に接続され、前記第1の期間に入出力間が短絡され、その入力部が第2のバイアス電圧に設定され、前記第2の期間に入力部より得られる信号を増幅して第2の増幅信号を出力する第2の反転増幅器とをさらに備え、前記第1の増幅信号に関連した信号は前記第2の増幅信号を含んだものである。

【0048】また、請求項5記載の電圧比較器は、前記 バイアス電圧補助手段は前記第1の期間に前記第1のバ イアス電圧を前記第1の反転増幅器の入力部に供給する バイアス電圧供給手段を含んだものである。

【0049】また、請求項6記載の電圧比較器は、前記 20 第1の反転増幅器の入力部は第1及び第2の差動用入力 部を含み、出力部は第1及び第2の差動用出力部を含 み、前記第1の増幅信号は互いに逆相の信号となる第1 及び第2の差動用増幅信号を含み、前記第1の反転増幅 器は、前記第1及び第2の差動用入力部より得られる信 号の電位差を増幅して前記第1及び第2の差動用出力部 から前記第1及び第2の差動用増幅信号をそれぞれ出力 し、前記第1のキャパシタは第1及び第2の差動用キャ パシタを含み、前記第1及び第2の差動用キャパシタう ち、一方のキャパシタの第1の電極は前記第1の期間に 30 前記第1の電圧に受け、前記第2の期間に前記第2の電 圧に受け、前記第1の反転増幅器の前記第1の差動用入 力部は前記第1の差動用キャパシタの第2の電極に接続 され、前記第1の反転増幅器の前記第2の差動用入力部 は前記第2の差動用キャパシタの第2の電極に接続され るものである。

【0050】この発明に係る請求項7記載の電圧比較器は、第1及び第2の電圧とを電圧比較してその電圧比較結果を出力し、一方が不純物半導体電極であり他方がポリシリコンあるいは金属電極である第1及び第2の電極を有する第1のキャパシタを備え、前記第1のキャパシタの第1の電極は、第1の関連電圧を第1の期間に受け、第2の関連電圧を第2の期間に受け、入力部が前記第1のキャパシタの第2の電極側に接続され、前記第1の期間に良好なゲイン特性が得られる第1のバイアス電圧に入力部が設定され、前記第2の期間に入力部より受ける信号を反転増幅して第1の増幅信号を出力する第1の反転増幅器と、前記第1の増幅信号に関連した信号を増幅して増幅出力信号を前記電圧比較結果として出力する出力用反転増幅器と、前記第1のキャパシタの第1あ50

14

るいは第2の電極側に設けられ、容量値の電圧依存性が 小さい動作領域で前記第1のキャパシタが動作するよう に、前記第1のキャパシタの第1あるいは第2の電極側 を電圧制御する第1のキャパシタ電圧制御手段とをさら に備えている。

【0051】また、請求項8記載の電圧比較器において、前記第1のキャパシタ電圧制御手段は、前記第1及び第2の電圧を受け、前記第1及び第2の電圧を変換して前記第1及び第2の関連電圧を前記第1のキャパシタの第1の電極にそれぞれ付与する第1のレベル変換手段を含み、前記第1及び第2の関連電圧は前記第1のキャパシタの第2の電極の電圧が前記第1のパイアス電圧のとき、前記第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルである。

【0052】また、請求項9記載の電圧比較器において、前記第1のキャパシタ電圧制御手段は、前記第1の期間に、キャパシタ用バイアス電圧を前記第1のキャパシタの第2の電極に付与するキャパシタ用バイアス電圧供給手段を含み、前記キャパシタ用バイアス電圧は、前記第1のキャパシタの第1の電極が前記第1あるいは第2の関連電圧のとき、前記第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、前記第1のキャパシタの第2の電極より得られる電圧をレベル変換して前記第1の反転増幅器の入力部に付与する第1のレベル変換手段をさらに含み、前記第1のレベル変換手段は前記第1の期間に前記キャパシタ用バイアス電圧を前記第1のバイアス電圧にレベル変換するものである

【0053】また、請求項10記載の電圧比較器において、前記キャパシタ用バイアス電圧供給手段は、固定の第1の比較電圧を発生する第1の比較電圧発生手段と、前記キャパシタ用バイアス電圧をレベル変換して第2の比較電圧を付与する第2のレベル変換手段と、前記第1及び第2の比較電圧を比較して、その比較結果に基づき前記キャパシタ用電圧を出力する電圧比較手段とを含み、前記第1の比較電圧は前記第1のバイアス電圧に等しく、前記第2のレベル変換手段の変換特性は前記第1のレベル変換手段の変換特性は前記第1のレベル変換手段の変換特性と同じである。

【0054】また、請求項11記載の電圧比較器は、前記第1の反転増幅器の入力部は第1及び第2の差動用入力部を含み、出力部は第1及び第2の差動用出力部を含み、前記第1の増幅信号は互いに逆相の信号となる第1及び第2の差動用増幅信号を含み、前記第1の反転増幅器は、前記第1及び第2の差動用入力部より得られる信号の電位差を増幅して前記第1及び第2の差動用出力部から前記第1及び第2の差動用増幅信号をそれぞれ出力し、前記第1のキャバシタは第1及び第2の差動用キャバシタのうち、一方のキャバシタの第1の電極は前記第1の期間に前記第1の関連電圧を受け、前記第2の期間に前記第

2の関連電圧を受け、前記第1の反転増幅器の前記第1の差動用入力部は前記第1の差動用キャパシタの第2の電極に接続され、前記第1の反転増幅器の前記第2の差動用入力部は前記第2の差動用キャパシタの第2の電極に接続されるものである。

【0055】また、請求項12記載の電圧比較器は、一 方が不純物半導体電極であり他方がポリシリコンあるい は金属電極である第1及び第2の電極を有し、前記第1 の反転増幅器の出力部側に第1の電極が配置される第2 のキャパシタと、入力部が前記第2のキャパシタの第2 10 の電極に接続され、出力部が前記出力用反転増幅器の入 カ部に接続され、前記第1の期間に良好なゲイン特性が 得られる第2のバイアス電圧に入力部が設定され、前記 第2の期間に入力部より受ける信号を反転増幅して第2 の増幅信号を出力する第2の反転増幅器とをさらに備. え、前記第1の増幅信号に関連した信号は、前記第2の 増幅信号を含み、前記第2のキャパシタの第1あるいは 第2の電極側に設けられ、容量値の電圧依存性が小さい 動作領域で前記第2のキャパシタが動作するように、前 記第2のキャパシタの第1あるいは第2の電極を電圧制 20 御する第2のキャパシタ電圧制御手段をさらに備えたも

【0056】また、請求項13記載の電圧比較器において、前記第2のキャパシタ電圧制御手段は、前記第1の増幅信号をレベル変換して、第1のレベル変換電圧を前記第2のキャパシタの第1の電極に付与する第1のレベル変換手段を含み、前記第1のレベル変換電圧は前記第2のキャパシタの第2の電極の電圧は前記第2のバイアス電圧のとき、前記第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルである。

【0057】また、請求項14記載の電圧比較器において、前記第1の反転増幅器の前記第1のバイアス電圧は、前記第1のキャパシタの第1の電極が前記第1あるいは第2の関連電圧のとき、前記第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、前記第2の反転増幅器の前記第2のバイアス電圧は、前記第2のキャパシタの第1の電極が前記第2のバイアス電圧のとき前記第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、前記第1の反転増幅器は、前記第1のキャパシタの第2の電極側 40に設けられた前記第1のキャパシタ電圧制御手段を含み、前記第2の反転増幅器は、前記第2のキャパシタの第2の電極側に設けられた前記第2のキャパシタの第2の電極側に設けられた前記第2のキャパシタ電圧制御手段を含んだものである。

【0058】また、請求項15記載の電圧比較器において、前記第1の反転増幅器は、前記第2の期間に入力部より受ける信号を反転増幅して内部増幅信号を出力する増幅部と、前記内部増幅信号をレベル変換して前記第1の増幅信号を出力するレベル変換部とを含み、前記第1の増幅信号のレベルは前記第2のキャパシタの第2の電50

16

極が前記第2のバイアス電圧のとき前記第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、前記第2のキャパシタ電圧制御手段は前記第2のキャパシタの第1の電極側に設けられ、前記レベル変換部を共有するものである。

【0059】この発明に係る請求項16記載の電圧比較 器は、第1の電圧を第1の期間に受け、第2の電圧を第 2の期間に受ける第1の電極を有する第1のキャパシタ と、入力部が前記第1のキャパシタの第2の電極側に接 続され、前記第1の期間に良好なゲイン特性が得られる 第1のバイアス電圧に入力部が設定され、前記第2の期 間に入力部より受ける信号を反転増幅して第1の増幅信 号を出力する第1の反転増幅器と、前記第1の増幅信号 に関連した信号を増幅して増幅出力信号を出力する出力 用反転増幅器と、入力部及び出力部を有し、前記第2の 期間に前記増幅出力信号をラッチデータとして入力部に 受け、前記第1の期間に前記増幅出力信号を前記入力部 に受けることなく出力部より得られる信号を入力部に帰 **還させて前記ラッチデータを保持するラッチ手段とを備** え、前記出力用反転増幅器の駆動能力は、前記ラッチ手 段の前記入力部に付随する容量の影響を受けないレベル に設定される。

【0060】また、請求項17記載の電圧比較器は、第1の電極が前記第1の反転増幅器の出力部に接続される第2のキャパシタと、入力部が前記第2のキャパシタの第2の電極に接続され、出力部が前記出力用反転増幅器の入力部に接続され、前記第1の期間に入力部が第2のバイアス電圧に設定され、第2の期間に入力部より得いる信号を増幅して第2の増幅信号を出力する第2の反転増幅器とをさらに備え、前記ラッチ手段は、入力部から出力部にかけて直列に接続される第1及び第2の反転増幅器を含み、前記第2の反転増幅器は入出力部間に並列に接続される第3及び第4の部分反転増幅器を含み、前記出力用反転増幅器は入出力部間に並列に接続される第5及び第6の部分反転増幅器を含み、前記第1~第6の部分反転増幅器の入出力特性は同一に設定される。

【0061】この発明に係る請求項18記載のA/Dコンバータは、請求項1、請求項7あるいは請求項16記載の電圧比較器を備え、前記電圧比較器は複数の電圧比較器を有し、アナログ信号である入力電圧を前記第1の電圧として前記複数の電圧比較器に共通に付与する入力電圧付与手段と、互いに異なる複数の基準電圧をそれぞれ前記第2の電圧として前記複数の電圧比較器に付与する基準電圧付与する基準電圧付与手段と、前記複数の電圧比較器それぞれの前記増幅出力信号に関連する信号をエンコードしてデジタル信号を出力するエンコード手段とをさらに備えている。

[0062]

【発明の実施の形態】

#### <<実施の形態1>>

<第1の態様>図1はこの発明の実施の形態1であるチョッパ型電圧比較器の第1の態様の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS1及びS2を介してキャパシタC1の一方電極に接続される。キャパシタC1の他方電極はインバータ(アンプ)INV1の入力部に接続され、インバータINV1の出力部(第1の増幅信号を出力)はインバータ(アンプ)INV3の入力部に接続されるとともに、スイッチS3を介して入力に帰還す 10る。インバータINV3の出力VOUT(出力用増幅信号を出力)はラッチ回路11に与えられ、ラッチ回路11から出力されるのラッチ出力LOUTが電圧比較器の出力となる。

【0063】そして、インバータ INV1に対して並列にインバータ(アンプ)INV11が接続される。したがって、インバータ INV11の入力はキャパシタC1の他方電極に接続され、出力はインバータ INV3の入力部に接続されるとともにスイッチS3を介して入力に帰還する。

【0064】なお、反転増幅器であるインバータ INV 1、INV 3及び INV 1 1 並びにスイッチ S 1 ~ S 4 の内部構成は図 3 1 で示したインバータ (INV 1 等)、スイッチ (S 1 等)と同様である。また、スイッチ S 1 はスイッチ S 2 と逆相でオン/オフが駆動され、スイッチ S 1、スイッチ S 3及びスイッチ S 4 は同相でオン/オフが駆動される。

【0065】このとき、インバータ INV1、インバータ INV3及びインバータ INV11の入出力特性は同一に設定される。すなわち、サイズ、レイアウトパター 30ン上の形状、向きを同一にしている。

【0066】このような構成において、入力電圧VINの入力信号周波数が高くなった場合でも、AZ期間中(スイッチS3はオン状態)のインバータINV1及びINV11の入力部の電圧VN1は、初段のインバータアンプであるインバータINV1及びインバータINV1を並列接続することにより、駆動能力が大きくなり、その出力抵抗が小さくなるため、変動が小さくなりバイアス電圧Vb近傍で安定する。したがって、入力信号周波数が高くなっても入力側からみたオフセット電圧40を十分小さくすることができ、高精度な電圧比較が行える。その結果、実施の形態1の第1の態様の電圧比較器を用いてA/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0067】また、次段のインバータINV3を初段のインバータアンプINV1及びINNV11の特性に合わせて大きくする必要はない。すなわち、単位インバータアンプ(INV1, INV3及びINV11)の入出力特性が合っているので、次段のインバータアンプの並列数を初段のインバータアンプの並列数をわせる必要 50

18

はない。したがって、必要最小限のインバータアンプを 追加することで済ますことができるため、消費電力の増 加を抑制が図れる。

【0068】〈第2の態様〉図2はこの発明の実施の形 態1であるチョッパ型電圧比較器の第2の態様の構成を 示す回路図である。同図に示すように、入力電圧VIN 及び基準電圧VREFはそれぞれスイッチS1及びS2 を介してキャパシタC1の一方電極に接続される。キャ パシタC1の他方電極はインバータINV1の入力部に 接続され、インバータINV1の出力部(第1の増幅信 号を出力)はキャパシタC2の一方電極に接続されると ともに、スイッチS3を介して入力に帰還する。キャパ シタC2の他方電極はインバータ(アンプ)INV2の 入力部に接続され、インバータINV2の出力部(第2 の増幅信号を出力)はインバータINV3の入力部に接 続されるとともに、スイッチS4を介して入力に帰還す る。インバータINV3の出力VOUT(出力用増幅信 号) はラッチ回路11に与えられ、ラッチ回路11から 出力されるのラッチ出力LOUTが電圧比較器の出力と なる。

【0069】そして、第2の態様は第1の態様と同様、インパータ INV1に対して並列にインパータ INV1 1が接続される。したがって、インバータ INV1 1の入力はキャパシタC1の他方電極に接続され、出力部はインバータ INV3の入力部に接続されるとともにスイッチS3を介して入力に帰還する。

【0070】なお、反転増幅器であるインバータ INV 1~INV 3及び INV 11並びにスイッチ S1~S4 の内部構成は図 31で示したインバータ (INV 1等)、スイッチ (S1等)と同様である。また、スイッチ S1はスイッチ S2と逆相でオン/オフが駆動され、スイッチ S1、スイッチ S3及びスイッチ S4は同相でオン/オフが駆動される。

【0071】このとき、インパータ INV1及びインパータ INV1及びインパータ INV11の入出力特性は同一に設定される。

【0072】このような構成において、第1の態様と同様、入力電圧VINの入力信号周波数が高くなった場合でも、AZ期間中のインバータINV1及びINV11の入力部の電圧VN1は、初段のインバータアンプの出力抵抗がインバータINV1及びインバータINV11を並列接続することにより小さくなるため、変動が小さくなりバイアス電圧Vb近傍で安定する。したがって、入力信号周波数が高くなっても入力側からみたオフセット電圧を十分小さくすることができ、高精度な比較結果を得ることができる。その結果、実施の形態1の第2の態様の電圧比較器を用いてA/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。【0073】また、インバータINV2はキャバシタC2を介してインバータアンプINV1に接続されるため、インバータINV2の入出力特性をインバータIN

V1 (インバータ IN V11) に正確に一致させなくとも、インバータ IN V1とインバータ IN V2との入出力特性のズレによりインバータ IN V1にオフセット電圧はほとんど生じない。また、高速化を図る場合はインバータ IN V2の駆動能力を大きくすればよい。

【0074】また、第1の態様では、AZ期間中に初段インバータアンプINV1及びINV11の入力部の電位VN1をバイアス電圧Vbで固定できない場合、その変動は減衰はするもの次段のインバータアンプINV3の入力部まで伝わってしまうが、第2の態様では、次段 10のインバータアンプINV2は、キャパシタC2を介しているため、初段のインバータアンプの入力部(出力部)の変動の影響を受けない。

【0075】<<実施の形態2>>図3はこの発明の実施の形態2であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS1及びS2を介してキャパシタC1の一方電極に接続される。キャパシタC1の他方電極はインバータINV1の入力部に接続され、インバータINV1の出力部はキャパシタC2の一20方電極にのみ接続される。

【0076】そして、バイアス電圧発生回路1の出力部がスイッチS3を介してインバータINV1の入力部に接続される。バイアス電圧発生回路1は低インピーダンスの出力部からバイアス電圧Vbを発生する。なお、他の構成は図2で示した実施の形態1の第2の態様の構成と同様である。

【0077】また、スイッチS1はスイッチS2と逆相でオン/オフが駆動され、スイッチS1、スイッチS3及びスイッチS4は同相でオン/オフが駆動される。

【0078】このような構成において、入力電圧VINの入力信号周波数が高くなった場合でも、AZ期間中

(スイッチS3はオン状態)のインバータ INV1の入力部の電圧VN1は、インバータ INV1の入出力間を短絡することなくバイアス電圧発生回路1によりバイアス電圧Vbに設定されるため、バイアス電圧Vb近傍で安定する。したがって、入力信号周波数が高くなっても入力側からみたオフセット電圧を十分小さくすることができ、高精度な電圧比較が行える。その結果、実施の形態2の電圧比較器を用いてA/Dコンバータを構成した40場合、高精度なA/Dコンバータを得ることができる。

【0079】このとき、インバータINV1自体の駆動能力を大きくしていないため、消費電力の増加を抑制することができる。

【0080】また、実施の形態2はキャパシタC2を介して更にインバータアンプINV2が設けられているため、素子のバラツキのよって初段のインバータINV1の入出力特性がバイアス電圧Vbに合致しない場合でも、インバータINV2自体が比較的ゲインの高いところでバイアスされておれば、インバータINV1の素子50

20

バラツキによって生じるオフセット電圧はキャパシタC2で解消され電圧比較器の精度を損なう要因にならない。

【0081】また、実施の形態2のチョッパ型電圧比較器を複数個用いて、並列型A/Dコンバータを構成する場合にはバイアス電圧発生回路1を複数の電圧比較器間で共有することにより、バイアス電圧発生回路1を有効に利用することができる。

【0082】
【0082】
【バイアス電圧発生回路>図4はバイアス電圧発生回路の一構成例を示す回路図である。同図に示すように、電源VDD,接地間に抵抗R1及びR2が直列に接続され、抵抗R1とR2との間のノードN23がキャパシタC31を介して接地され、ノードN23より得られる信号がバイアス電圧Vbとなる。バイアス電圧Vbは抵抗R1及びR2による抵抗分割でVDD/2程度になる。なお、キャパシタC31は高周波入力に対するインピーダンス低下のために設けられる。

【0083】図5はバイアス電圧発生回路の他の構成例を示す回路図である。同図に示すように、インバータ (アンプ) INV12の入出力間がスイッチS5を介して接続され、インバータINV12の入力部であるノードN24はキャパシタC32を介して接地され、ノードN24より得られる信号がバイアス電圧Vbとなる。インバータINV12はインバータINV2と入出力特性が同一であり、スイッチS5はスイッチS1、S3及びS4と同相で駆動される。

【0084】このような構成において、AZ期間中にスイッチS5がオンすると、インバータINV12の入出力間が短絡されて、ノードN24よりバイアス電圧Vbが出力される。なお、キャパシタC32は高周波入力に対するインピーダンス低下のために設けられる。

【0085】<動作>図6は、実施の形態2のチョッパ型電圧比較器の動作を示すタイミング図である。同図に示すように、インバータINV3の出力VOUTはAZ期間中にバイアス電圧Vbとから多少変動するが、その変動量ERRを十分小さく抑えることができるため、ラッチ出力LOUTは破線に示すように誤った値を採ることはない。したがって、実施の形態2のチョッパ型電圧比較器は、正常に動作しえる変換速度としてより高いものまで対応できることを意味している。

【0086】<その他>実施の形態1の第1の態様のインバータINV11に置き換えて、実施の形態2のバイアス電圧発生回路1を用いる構成も考えられる。この場合も、多少オフセット電圧は発生するが、図3で示した構成と同様に入力電圧VINの入力信号周波数が高くなった場合でもインバータINV1の入力部をバイアス電圧Vb近傍で安定させることができる。

【0087】<<実施の形態3>>図7はこの発明の実施の形態3であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基

30

準電圧VREFはそれぞれスイッチS11及びS12を介してキャパシタC11の一方電極に接続される。キャパシタC11の他方電極は差動アンプAMP1の第1入力部に接続され、差動アンプAMP1の第1出力部はキャパシタC12の一方電極に接続されるとともに、スイッチS13を介して第1入力に帰還する。キャパシタC12の他方電極は差動アンプAMP2の第1入力部に接続され、差動アンプAMP2の第1出力部は差動アンプAMP3の第1入力部に接続されるとともに、スイッチS14介して第1入力に帰還する。

【0088】一方、入力電圧VIN及び基準電圧VREFそれぞれと逆相の反転入力電圧バーVIN及び反転基準電圧バーVREFはそれぞれスイッチS21及びS22を介してキャパシタC21の一方電極に接続される。キャパシタC21の他方電極は差動アンプAMP1の第2入力部に接続され、差動アンプAMP1の第2出力部はキャパシタC22の一方電極に接続されるとともに、スイッチS23を介して第2入力に帰還する。キャパシタC22の他方電極は差動アンプAMP2の第2入力部に接続され、差動アンプAMP2の第2出力部は差動ア20ンプAMP3の第2入力部に接続されるとともに、スイッチS24介して第2入力に帰還する。

【0089】差動アンプAMP3の出力(第1出力あるいは第2出力)はラッチ回路13に与えられ、ラッチ回路13から出力されるのラッチ出力LOUTが電圧比較器の出力となる。

【0090】そして、差動アンプAMP1に対して並列に差動アンプAMP11が接続される。したがって、差動アンプAMP11の第1入力部及び第2入力部はそれぞれキャパシタC11及びC21の他方電極に接続され、第1出力部及び第2出力部はキャパシタC12及びC22の一方電極に接続されるとともに、スイッチS13及びS23を介して第1入力及び第2入力に帰還する。

【0091】なお、差動アンプAMP1(AMP2、AMP3、AMP11)は、図41で示す内部構成の場合、NMOSトランジスタQ13のゲートが第1入力部、ノードN11が第1出力部、NMOSトランジスタQ14のゲートが第2入力部、ノードN12が第2出力部となる。したがって、第1出力部から出力される増幅40信号と論理的に反転した反転増幅信号が第2出力部から出力される。

【0092】また、スイッチS11はスイッチS12及びS22と逆相でオン/オフが駆動され、スイッチS1 1、スイッチS13、スイッチS14、スイッチS2 1、スイッチS23及びスイッチS24は同相でオン/オフが駆動される。

【0093】このとき、差動アンプAMP1及び差動アンプAMP1の入出力特性は同一に設定される。

【0094】このような構成において、実施の形態1の 50

22

第2の態様と同様、入力電圧VINの入力信号周波数が高くなった場合でも、AZ期間中の差動アンプAMP1及びAMP11の入力部の電圧VN11及びVN12は、初段の差動アンプの出力抵抗が差動アンプAMP1及び差動アンプAMP1を並列接続することにより小さくなるため、変動が小さくなり理想的なバイアス電圧近傍で安定する。したがって、入力信号周波数が高くなっても入力側からみたオフセット電圧を十分小さくすることができ、高精度な電圧比較が行える。その結果、実施の形態3の電圧比較器を用いてA/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0095】加えて、差動アンプを用いることにより、 基準電圧VREFと入力電圧VINとの比較を精度よく 行うことができる。

【0096】また、差動アンプAMP2はキャパシタC12及びC22を介して差動アンプAMP1に接続されるため、差動アンプAMP2の入出力特性を差動アンプAMP1(差動アンプAMP11)に正確に一致させる必要はない。特に高速化を図る場合は差動アンプAMP2の駆動能力を大きくしてもよい。

【0097】また、次段の差動アンプAMP2は、キャパシタC12及びC22を介しているため、初段の差動アンプAMP1及びAMP11の入力部(出力部)の変動の影響を受けない。

【0098】また、キャパシタC12及びC22並びに 差動アンプAMP2を省略し、差動アンプAMP1の第1及び第2出力部をそれぞれ差動アンプAMP3の第1入力部及び第2入力部に接続した構成でも、入力電圧VINの入力信号周波数が高くなった場合に差動アンプAMP1の入力部をバイアス電圧近傍で安定させることができる。

【0099】<<<実施の形態4>>図8はこの発明の実施の形態4であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、バイアス電圧発生回路2の出力部がスイッチS13及びS14を介して差動アンプAMP1の第1入力部及び第2入力部にそれぞれ接続される。バイアス電圧発生回路2は低インピーダンスの出力部からバイアス電圧Vbを発生する。なお、他の構成は図7で示した実施の形態3と同様である。

【0100】また、スイッチS11はスイッチS12及びS22と逆相でオン/オフが駆動され、スイッチS1 1、スイッチS13、スイッチS14、スイッチS2 1、スイッチS23及びスイッチS24は同相でオン/オフが駆動される。

【0101】このような構成において、入力電圧VINの入力信号周波数が高くなった場合でも、AZ期間中(スイッチS13及びS23はオン状態)の差動アンプAMP1の第1及び第2の入力部の電圧VN11及びVN12は、バイアス電圧発生回路2からバイアス電圧V

40

bが供給されるため、バイアス電圧 V b 近傍で安定する。したがって、入力信号周波数が高くなっても入力側からみたポフセット電圧を十分小さくすることができ、高精度な電圧比較が行える。その結果、実施の形態 4 の電圧比較器を用いて A / Dコンバータを構成した場合、高精度な A / Dコンバータを得ることができる。

【0102】このとき、差動アンプAMP1自体の駆動能力を大きくしていないため、消費電力の増加を抑制することができる。

【0103】また、実施の形態4はキャパシタC2を介 10 して更に差動アンプAMP2が設けられているため、素子のバラツキのよって初段の差動アンプAMP1の入出力特性がバイアス電圧Vbに合致しない場合でも、差動アンプAMP2自体が比較的ゲインの高いところでバイアスされておれば、差動アンプAMP1の素子バラツキによって生じるオフセット電圧はキャパシタC2で解消され電圧比較器の精度を損なう要因にならない。

【0104】また、実施の形態4のチョッパ型電圧比較器を複数個用いて、並列型A/Dコンバータを構成する場合にはバイアス電圧発生回路2を複数の電圧比較器間 20で共有することにより、バイアス電圧発生回路2を有効に利用することができる。

【0105】 <バイアス電圧発生回路>図9はバイアス電圧発生回路2の構成例を示す回路図である。同図に示すように、差動アンプAMP12の第1入出力間及び第2入出力間がそれぞれスイッチS15及びS25を介して接続され、差動アンプAMP12の第1及び第2入力部であるノードN31及びN32は共通に接続され、ノードN31より得られる信号がバイアス電圧Vbとなる。差動アンプAMP12は差動アンプAMP2と入出力特性が同一であり、スイッチS15及びS25はスイッチS11、S13、S14、S21、S23及びS24と同相で駆動される。

【0106】このような構成において、AZ期間中にスイッチS15及びS25がオンすると、差動アンプAMP12の第1及び第2の入出力間がそれぞれ短絡されて、ノードN31よりバイアス電圧Vbが出力される。なお、キャパシタC33は髙周波入力に対するインピーダンス低下のために設けられる。

【0107】また、キャパシタC12及びC22並びに 差動アンプAMP2を省略し、差動アンプAMP1の第1及び第2出力部をそれぞれ差動アンプAMP3の第1入力部及び第2入力部に接続した構成でも、入力電圧VINの入力信号周波数が高くなった場合に差動アンプAMP1の入力部をバイアス電圧近傍で安定させることができる。

【0108】</実施の形態5>>図10は実施の形態5のチョッパ型電圧比較器の外部入力変換部の構成を示す回路図である。基準電圧VRT, VRB用のノードN50

24

3, N 4 間に (n+1) 個のラダー抵抗  $LR1 \sim LR$  (n+1) が直列に設けられる。そして、ノード N 3 は抵抗 R a を介して電源電圧 V D D が付与され、ノード N 4 は抵抗 R b を介して接地される。

【0109】ここで、ラダー抵抗LR1~LR(n+ 1)の全体抵抗値をRLADとすると、抵抗RaはRa >(Rb+RLAD)を満足する。したがって、基準電 圧VRTをVDD/2以下に設定することができる。

【0110】一方、外部より得られる入力電圧VINは入力レベル設定回路3により変換入力電圧VCINに変換される。入力レベル設定回路3は、電源、接地レベル間に直列に接続された抵抗Rai及び抵抗Rbiが設けられ、抵抗Rai、抵抗Rbi間のノードN5はキャパシタC34を介して入力電圧VINを受ける。

【0111】ここで、抵抗Rai及びRbiの抵抗比を2:1に設定することにより、VDD/2以下の入力レンジ設定で、VDD/3のレベルのDCオフセットをもたせた変換入力電圧VCINを得る。

【0112】また、n個の電圧比較器CMP1~CMPnにおいて、電圧比較器CMPi(i=1~n)の一方入力に変換入力電圧VCINがレベル変換された変換入力電圧VCINが印加され、他方入力はラダー抵抗LRiとLR(i+1)との間のノードより得られる基準タップ電圧VRiが印加される。電圧比較器CMP1~CMPnの出力はそれぞれ図示しないエンコーダに与えられ、エンコーダは電圧比較器CMP1~CMPnの出力に基づきエンコード結果を出力する。

【0113】各電圧比較器CMPiの内部構成は図11に示すような通常のチョッパ型電圧比較器と同様の内部構成となる。ただし、キャパシタC1は図46で示すような構造のMOSキャパシタC1は下方に設けた電極を入力側に設定するため、キャパシタC1の一方電極が半導体電極(N+拡散領域38)となる。なぜなら、寄生容量の大きい半導体電極を入力側にし、結合容量部分の伝達率が小さくならないようにするためである。以下、図11を含む回路図上において、便宜上、キャパシタの半導体電極側をNで示す。

【0114】このように、実施の形態5のチョッパ型電圧比較器の外部入力変換部によってキャパシタC1の一方電極に付与される電圧VC(基準電圧VRi及び変換入力電圧VCIN)をVDD/2以下に抑えることにより、キャパシタC1の半導体電極の電位はインバータアンプのバイアス電圧Vb(VDD/2)より確実に低くなり、図12に示すように、比較的電圧依存性が小さい動作領域A1でキャパシタC1が動作させることができる。

【0115】その結果、並列型A/Dコンバータを構成 する各電圧比較器内のキャパシタC1の容量値は、バイ アスレベル、すなわち、入力レベル、あるいは並列型A /Dを構成した比較器の位置によって大きく変動することがなくなり、高精度な電圧比較を行うことができ、その結果、高精度なA/Dコンバータを得ることができる。

【0116】なお、図11のキャパシタC1が、P+ 拡散領域を半導体電極をしたMOSキャパシタの場合も、同様の原理でキャパシタC1の一方電極(半導体電極)に付与される電圧VC(基準電圧VRi及び変換入力電圧VCIN)をVDD/2VDD/2以上に設定すればよい。

【0117】<<実施の形態6>>図13はこの発明の実施の形態6であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS1及びS2を介してレベルシフト回路4の入力部に接続され、レベルシフト回路4の出力部はキャパシタC1の一方電極に接続される。キャパシタC1の他方電極はインバータINV1の入力部に接続され、インバータINV1の出力部はインバータINV3の入力部に接続されるとともに、スイッチS3を介して入力に帰還する。インバータINV203の出力VOUTはラッチ回路11に与えられ、ラッチ回路11から出力されるのラッチ出力LOUTが電圧比較器の出力となる。なお、スイッチS1とスイッチS2とは逆相で駆動され、スイッチS1とスイッチS3とは同相で駆動される。

【0118】レベルシフト回路4はNMOSトランジスタQ1及び定電流源14より構成され、NMOSトランジスタQ1のドレインは電源VDDに接続され、ソースは定電流源14を介して接地される。そして、NMOSトランジスタQ1のゲートが入力部となり、ソースが出30力部となる。このようにレベルシフト回路4はNMOSトランジスタQ1のソースホロワ回路となる。このような構成にすることによって、アナログ入力、基準電圧入力のレベルを所定レベル(MOSトランジスタQ1の閾値電圧に定電流源14による供給電流に基づく電圧を加えたレベル)低下させることができる。

【0119】このように、実施の形態6のチョッパ型電圧比較器は、レベルシフト回路4によってキャパシタC1の一方電極に付与される電圧VC(基準電圧VREF及び変換入力電圧VIN)を低く抑えることにより、キ40ャパシタC1の半導体電極の電位はインバータアンプのバイアス電圧Vbより低くなり、図12に示すように、比較的電圧依存性が小さい動作領域A1でキャパシタC1が動作させることができる。

【0120】その結果、電圧比較器内のキャパシタC1の容量値は、バイアスレベルによって大きく変動することがなくなり、高精度な電圧比較を行うことができる。したがって、実施の形態6の電圧比較器を用いて、図10に示すように、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

26

【0121】<<実施の形態7>>図14はこの発明の実施の形態7であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS1及びS2を介してキャパシタC1の一方電極に接続される。キャパシタC1の他方電極はレベルシフト回路5の入力部に接続されるともに、スイッチS6を介してバイアス電圧発生回路6の出力部に接続される。レベルシフト回路5の出力部はインバータINV1の入力部に接続される。インバータINV1の出力部はインバータINV3の入力にのみ接続される。なお、図13と同様の部分については同一の参照符号を付しその説明を適宜省略する。

【0122】バイアス電圧発生回路6は、キャパシタC1の一方電極に付与される電圧VC(基準電圧VRi及び変換入力電圧VCIN)より十分大きいバイアス電圧VBを発生する。また、スイッチS6はスイッチS1と同相で駆動される。

【0123】レベルシフト回路5はNMOSトランジスタQ2及び定電流源15より構成され、NMOSトランジスタQ2のドレインは電源VDDに接続され、ソースは定電流源15を介して接地される。そして、NMOSトランジスタQ2のゲートが入力部となり、ソースが出力部となる。このようにレベルシフト回路5はNMOSトランジスタQ2のソースホロワ回路となる。このような構成にすることによって、ノードN6の電位をシフト量 $\Delta$ V5分低下させてインバータINV1の入力部にある。したがって、スイッチS1及びS6がオン状態のA2期間中において、バイアス電圧VB(Vb+ $\Delta$ V5)はレベルシフト回路5によってインバータINV1に適応したバイアス電圧Vbにレベルシフトされる。

【0124】このように、実施の形態7のチョッパ型電圧比較器は、バイアス電圧発生回路6によってキャパシタC1の他方電極に付与されるバイアス電圧VBを、一方電極に付与される電圧VC(基準電圧VREF及び変換入力電圧VIN)より高く設定することにより、図12に示すように、比較的電圧依存性が小さい動作領域A1でキャパシタC1を動作させることができる。また、レベルシフト回路5によってインバータINV1の入力部をバイアス電圧Vbにレベルシフトさせることによって、インバータINV1の正常動作が可能となる。

【0125】その結果、電圧比較器内のキャパシタC1の容量値は、バイアスレベルによって大きく変動することがなくなり、高精度な電圧比較を行うことができる。したがって、実施の形態7の電圧比較器を用いて、図10に示すように、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0126】 <バイアス電圧発生回路>図15はバイアス電圧発生回路6の内部構成の一構成例を示す回路図である。同図に示すように、インバータINV13がスイッチS7を介して入出力間が接続され、インバータIN

V13の入力部が電圧比較器16の正入力部に接続される。一方、電源、接地レベル間にNMOSトランジスタQ3及び定電流源17が直列に接続され、NMOSトランジスタQ3のソースが電圧比較器16の負入力部に接続される。電圧比較器16の出力がバイアス電圧VBとして出力されるとともに、キャパシタC35を介して接地される。

【0127】なお、インバータ I N V 13の入出力特性はインバータ I N V 1と同一にし、NMOSトランジスタQ3及び定電流源17からなるレベルシフト回路は、レベルシフト回路5と同一のレベルシフト量 $\Delta$  V 5を有する。また、スイッチS7はスイッチS1及びS6と同相で駆動される。また、キャパシタC35はバイアス電圧 V Bを安定化させるとともに電圧比較器16の帰還系の発振防止を行っている。

【0128】このように構成することにより、AZ期間中にパイアス電圧発生回路6から発生されるパイアス電圧VBは正確に(VB+AV5)となる。したがって、インパータ INV1のパイアス電圧VBをゲインの高い(ゲイン特性が良好な)点に正確に設定することができ 20る。

【0129】図16はバイアス電圧発生回路の他の構成例を示す回路図である。同図に示すように、電源VDD,接地間に抵抗R3及びR4が直列に接続され、抵抗R3とR4との間のノードN25がキャパシタC36を介して接地され、ノードN25より得られる信号がバイアス電圧VBとなる。なお、キャパシタC36は高周波入力に対するインピーダンス低下のために設けられる。

【0130】図16で示した構成は、バイアス電圧VBの精度があまり要求されないとき、簡単な構成で実現で 30きる利点がある。

【0131】<<実施の形態8>>図17はこの発明の 実施の形態8であるチョッパ型電圧比較器の構成を示す 回路図である。同図に示すように、入力電圧VIN及び 基準電圧VREFはそれぞれスイッチS1及びS2を介 してレベルシフト回路4の入力部に接続され、レベルシ フト回路4の出力部はキャパシタC1の一方電極に接続 される。キャパシタC1の他方電極はインバータINV 1の入力部に接続され、インバータ INV1の出力部は レベルシフト回路7の入力部に接続されるとともに、ス 40 イッチS3を介して入力に帰還する。レベルシフト回路 7の出力部はキャパシタC2の一方電極に接続され、キ ャパシタC2の他方電極はインバータINV2の入力部 に接続される。インバータ | N V 2 の出力部はインバー タINV3の入力部に接続されるとともに、スイッチS 4を介して入力に帰還する。インバータ INV3の出力 VOUTはラッチ回路11に与えられ、ラッチ回路11 から出力されるのラッチ出力LOUTが電圧比較器の出 力となる。なお、スイッチS1とスイッチS2とは逆相 で駆動され、スイッチS1、スイッチS3及びスイッチ 50 28

S 4 は同相で駆動される。なお、図13 と同様の部分については同一の参照符号を付しその説明を適宜省略する。

【0132】ただし、キャパシタC2はキャパシタC1と同様、図46で示すような構造のMOSキャパシタであり、キャパシタC2の一方電極が半導体電極となる。【0133】レベルシフト回路7はNMOSトランジスタQ4及び定電流源18より構成され、NMOSトランジスタQ4のドレインは電源VDDに接続され、ソースは定電流源18を介して接地される。そして、NMOSトランジスタQ4のゲートが入力部となり、ソースが出力部となる。このような構成にすることによって、インバータ1NV1の出力レベルを所定レベル(NMOSトランジスタQ4の閾値電圧に定電流源18による供給電流に基づく電圧を加えたレベル)低下させることができる

【0134】このように、実施の形態8のチョッパ型電圧比較器は、レベルシフト回路4によってキャパシタC1の一方電極に付与される電圧VC(基準電圧VREF及び変換入力電圧VIN)を低く抑えることにより、電圧比較器内のキャパシタC1を電圧依存性が小さい動作領域で動作させている。

【0135】さらに、レベルシフト回路7によってキャパシタC2の一方電極に付与される電圧を低く抑えることにより、電圧比較器内のキャパシタC2を電圧依存性が小さい動作領域で動作させている。

【0136】その結果、実施の形態8のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態8の電圧比較器を用いて、図10に示すように、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0137】なお、実施の形態8ではキャパシタC1の容量値安定化手段として、実施の形態5で用いたレベルシフト回路4を設けたが、これに代えて、実施の形態5の外部入力変換部(図10参照)、実施の形態7のレベルシフト回路5及びバイアス電圧発生回路6(図14)を設けてもよい。

【0138】
実施の形態9>>図18はこの発明の実施の形態9であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS11及びS12を介してレベルシフト回路21の入力部に接続され、レベルシフト回路21の出力部がキャパシタC11の一方電極に接続される。キャパシタC11の他方電極は差動アンプAMP1の第1出力部はレベルシフト回路22の入力部に接続されるとともに、スイッチS13を介して第1入力に帰還する。レベルシフト回路22の出力部はキャパシタC12の一方電極に接続され、キャパシタC12の他方電極は差動アンプAMP2の第1入力部に接続され、

差動アンプAMP2の第1出力部は差動アンプAMP3の第1入力部に接続されるとともに、スイッチS14介して第1入力に帰還する。

【0139】一方、入力電圧VIN及び基準電圧VREFそれぞれと逆相の反転入力電圧バーVIN及び反転基準電圧バーVREFはそれぞれスイッチS21及びS22を介してレベルシフト回路23の入力部に接続され、レベルシフト回路23の出力部がキャパシタC21の一方電極に接続される。キャパシタC21の他方電極は差動アンプAMP1の第2入力部に接続され、差動アンプ10AMP1の第2出力部はレベルシフト回路24の入力部に接続されるとともに、スイッチS23を介して第2入力に帰還する。レベルシフト回路24の出力部はキャパシタC22の一方電極に接続され、キャパシタC22の他方電極は差動アンプAMP2の第2入力部に接続され、差動アンプAMP2の第2出力部は差動アンプAMP3の第2入力部に接続されるとともに、スイッチS24介して第2入力に帰還する。

【0140】差動アンプAMP3の出力(第1出力あるいは第2出力)はラッチ回路13に与えられ、ラッチ回 20路13から出力されるのラッチ出力LOUTが電圧比較器の出力となる。

【0141】ただし、キャパシタC11、C12、C2 1及びC22は図46で示すような構造のMOSキャパシタであり、キャパシタC11、C12、C21及びC22それぞれの一方電極がN型の半導体電極となる。

【0142】なお、N型の差動アンプAMP1及びAMP2は、図41で示す構成の場合、NMOSトランジスタQ13のゲートが第1入力部、ノードN11が第1出力部、NMOSトランジスタQ14のゲートが第2入力 30部、ノードN12が第2出力部となる。

【0143】また、スイッチS11はスイッチS12及びS22と逆相でオン/オフが駆動され、スイッチS11、スイッチS13、スイッチS14、スイッチS21、スイッチS23及びスイッチS24は同相でオン/オフが駆動される。

【0144】なお、レベルシフト回路21及び23はレベルシフト回路4と等価な回路であり、レベルシフト回路22及び24はレベルシフト回路7と等価な回路である

【0145】このように、実施の形態9のチョッパ型電圧比較器は、レベルシフト回路21及び23によってキャパシタC11及びC21の一方電極に付与される電圧VC(基準電圧VREF及び変換入力電圧VIN)を低く抑えることにより、電圧比較器内のキャパシタC11及びC21を電圧依存性が小さい動作領域で動作させている。

【0146】さらに、レベルシフト回路22及び24に よってキャパシタC2の一方電極に付与される電圧を低 く抑えることにより、電圧比較器内のキャパシタC12 50 30

及びC22を電圧依存性が小さい動作領域で動作させている。

【0147】その結果、実施の形態9のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態9の電圧比較器を用いて、図10に示すように、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0148】加えて、差動アンプを用いることにより、 基準電圧VREFと入力電圧VINとの比較をより一層 精度よく行うことができる。

【0149】</sp>
(実施の形態10>>図19はこの発明の実施の形態10であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS11及びS12を介してキャパシタC11の一方電極に接続される。キャパシタC11の他方電極はレベルシフト回路31の入力部に接続され、レベルシフト回路31の出力部が差動アンプAMP1の第1入力部に接続され、差動アンプAMP1の第1出力部はレベルシフト回路22の入力部にのみ接続される。また、バイアス電圧発生回路8よりバイアス電圧VBがスイッチS31を介してキャパシタC11の他方電極に付与される。

【0150】一方、入力電圧VIN及び基準電圧VRE Fそれぞれと逆相の反転入力電圧バーVIN及び反転基 準電圧バーVREFはそれぞれスイッチS21及びS2 2を介してキャパシタC21の一方電極に接続される。 キャパシタC21の他方電極はレベルシフト回路32の 入力部に接続され、レベルシフト回路32の出力部が差 動アンプAMP1の第2入力部に接続され、差動アンプ AMP1の第2出力部はレベルシフト回路24の入力部 にのみ接続される。また、バイアス電圧発生回路8より バイアス電圧VBがスイッチS32を介してキャパシタ C21の他方電極に付与される。なお、図18と同様の 部分については同一の参照符号を付しその説明を適宜省 略する。

【0151】また、スイッチS11はスイッチS12及びS22と逆相でオン/オフが駆動され、スイッチS11、スイッチS31、スイッチS14、スイッチS21、スイッチS32及びスイッチS24は同相でオン/オフが駆動される。

【0152】なお、レベルシフト回路31及び32はレベルシフト回路5と等価な回路であり、バイアス電圧発生回路8はバイアス電圧発生回路6と等価な回路である。

【0153】このように、実施の形態10のチョッパ型電圧比較器は、バイアス電圧発生回路8によってキャパシタC11及びC21の他方電極に付与されるバイアス電圧VBを、一方電極に付与される電圧VC(基準電圧VREF及び変換入力電圧VIN)より高く設定することにより、キャパシタC11及びC21を電圧依存性が

小さい動作領域で動作させている。また、レベルシフト 回路31及び32によって差動アンプAMP1の第1及 び第2入力部をバイアス電圧Vbにレベルシフトさせる ことによって、差動アンプAMP1の正常動作が可能と なる。

【0154】さらに、レベルシフト回路22及び24によってキャパシタC12及びC22の一方電極に付与される電圧を低く抑えることにより、電圧比較器内のキャパシタC12及びC22を電圧依存性が小さい動作領域で動作させている。

【0155】その結果、実施の形態10のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態10の電圧比較器を用いて、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0156】加えて、差動アンプを用いることにより、 基準電圧VREFと入力電圧VINとの比較をより一層 精度よく行うことができる。

【0157】〈バイアス電圧発生回路〉図20はバイアス電圧発生回路8の一構成例を示す回路図である。差動 20アンプAMP12の第1出力部はスイッチS15を介して第1入力に帰還され、差動アンプAMP12の第2出力部はスイッチS16を介して第2入力に帰還される。電圧比較器17の正入力に差動アンプAMP2の第2入力部が接続され、電圧比較器17の出力であるバイアス電圧VBはレベルシフト回路26を介して負入力に帰還する。また、電圧比較器18の出力と接地レベルとの間にキャパシタC36が設けられる。

【0158】なお、差動アンプAMP12は差動アンプAMP1と同一の入出力特性を有し、レベルシフト回路 3026はレベルシフト回路32及び33と同一のレベルシフト量ΔV32を有する。また、スイッチS15及びS16はスイッチS11及びS21と同相で駆動される。また、キャパシタC36はバイアス電圧VBを安定化させるとともに電圧比較器17の帰還系の発振防止を行っている。

【0159】このように構成することにより、AZ期間中にバイアス電圧発生回路8から発生されるバイアス電圧 任VBは正確に( $Vb+\Delta V32$ )となる。したがって、差動アンプAMP1のバイアス電圧Vbをゲインの 40 高い(ゲイン特性が良好な)点に正確に設定することができる。

【0160】図21はバイアス電圧発生回路8の他の構成例を示す回路図である。第1及び第2の入力部は共通に接続され、第1及び第2の出力部は共通に接続される。また、レベルシフト回路25及び26の入力部が共通に接続され、出力部が共通に接続される。なお、図20と同様の部分については同一の参照符号を付しその説明を適宜省略する。

【0161】このように構成しても、図20で示した回 50 1の第1出力部はキャパシタC13の一方電極に接続さ

32

路と同様に、精度の高いバイアス電圧VBを発生することができる。

【0162】<<実施の形態11>>図22はこの発明の実施の形態11であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、変換入力電圧VCIN及び基準電圧VRiはそれぞれスイッチS11及びS12を介してキャパシタC11の一方電極に接続される。キャパシタC11の他方電極は差動アンプAMP1の第1入力部に接続され、差動アンプAMP1の第1出力部はレベルシフト回路22の入力部に接続されるとともにスイッチS13を介して第1入力に帰還する。

【0163】一方、変換入力電圧VCIN及び基準電圧VRiそれぞれと逆相の反転入力電圧バーVICN及び反転基準電圧バーVRiはそれぞれスイッチS21及びS22を介してキャパシタC21の一方電極に接続される。キャパシタC21の他方電極は差動アンプAMP1の第2入力部に接続され、差動アンプAMP1の第2出力部はレベルシフト回路24の入力部に接続されるとともにスイッチS23を介して第2入力に帰還する。なお、基準電圧VRi及び変換入力電圧VCINは図10で示した外部入力変換部と等価な変換回路により付与される電圧である。また、図18と同様の部分については同一の参照符号を付しその説明を適宜省略する。

【0164】このように、実施の形態11のチョッパ型電圧比較器は、キャパシタC11及びC21の一方電極に付与される電圧VC(基準電圧VRi及び変換入力電圧VCIN)をVDD/2以下に抑えることにより、比較的電圧依存性が小さい動作領域でキャパシタC1が動作させることができる。

【0165】さらに、レベルシフト回路22及び24に よってキャパシタC12及びC22の一方電極に付与さ れる電圧を低く抑えることにより、電圧比較器内のキャ パシタC12及びC22を電圧依存性が小さい動作領域 で動作させている。

【0166】その結果、実施の形態11のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態11の電圧比較器を用いて、図10に示すように、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0167】加えて、差動アンプを用いることにより、 基準電圧VRiと変換入力電圧VCINとの比較をより 一層精度よく行うことができる。

【0168】</実施の形態12>>図23はこの発明の実施の形態12であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、入力電圧VIN及び基準電圧VREFはそれぞれスイッチS11及びS12を介してキャパシタC11の一方電極に接続される。キャパシタC11の他方電極はN型の差動アンプAMP21の第1入力部に接続され、差動アンプAMP2

れるとともに、スイッチS13を介して第1入力に帰還する。キャパシタC13の他方電極はP型の差動アンプAMP22の第1入力部に接続され、差動アンプAMP22の第1出力部は差動アンプAMP3の第1入力部に接続されるとともに、スイッチS14介して第1入力に帰還する。

【0169】一方、入力電圧VIN及び基準電圧VREFそれぞれと逆相の反転入力電圧バーVIN及び反転基準電圧バーVREFはそれぞれスイッチS21及びS22を介してキャパシタC21の一方電極に接続される。キャパシタC21の他方電極は差動アンプAMP21の第2入力部に接続され、差動アンプAMP21の第2入力部はキャパシタC23の一方電極に接続されるとともに、スイッチS23を介して第2入力に帰還する。キャパシタC23の他方電極は差動アンプAMP22の第2入力部に接続され、差動アンプAMP22の第2入力部に接続され、差動アンプAMP22の第2出力は差動アンプAMP3の第2入力部に接続されるとともに、スイッチS24介して第2入力に帰還する。なお、図18と同様の部分については同一の参照符号を付しその説明を適宜省略する。

【0170】ただし、キャパシタC11、C13、C21及びC23は図46で示すような構造のMOSキャパシタであり、キャパシタC11、C21の一方電極が半導体電極となり、キャパシタC13、C23他方電極が半導体電極となる。

【0171】N型の差動アンプAMP21は図41で示 V41は、例えば、CMOSインバータを構成するNM すように、差動対をなすNMOSトランジスタQ13及 OSトランジスタがPMOSトランジスタに比べてチャ びQ14がN型の差動アンプであり、NMOSトランジ ネル長が小さくチャネル幅が大きくすることで実現でき スタQ13のゲートが第1入力部、ノードN11が第1 る。 出力部、NMOSトランジスタQ14のゲートが第2入 30 【0180】
(0180】
(2)実施の形態13>>図25はこの発明 の実施の形態13であるチョッパ型電圧比較器の構成を

【0172】P型の差動アンプAMP22は図42で示すように、差動対をなすPMOSトランジスタQ23及びQ12がN型の差動アンプであり、PMOSトランジスタQ23のゲートが第1入力部、ノードN21が第1出力部、PMOSトランジスタQ24のゲートが第2入力部、ノードN22が第2出力部となる。

【0173】差動アンプAMP21は、NMOS差動対で差動アンプを構成するため、第1及び第2の入出力間を短絡したときのAZレベルはVDD/2より高いレベ 40ルとなる。差動アンプAMP22は、PMOS差動対で差動アンプを構成するため、第1及び第2の入出力間を短絡したときのAZレベルはVDD/2より低いレベルとなる。

【0174】このように、実施の形態12のチョッパ型電圧比較器は、比較的高いAZレベルのN型の差動アンプAMP21の入力部をMOSキャパシタC11, C21の他方電極(金属電極)に接続することにより、キャパシタC11及びC21を電圧依存性が小さい動作領域で動作させている。

34

【0175】さらに、比較的低いAZレベルのP型の差動アンプAMP22の入力部をMOSキャパシタC13、C23の他方電極(半導体電極)に接続することにより、キャパシタC13及びC23を電圧依存性が小さい動作領域で動作させている。

【0176】その結果、実施の形態12のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態12の電圧比較器を用いて並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0177】加えて、差動アンプを用いることにより、 基準電圧VREFと入力電圧VINとの比較をより一層 精度よく行うことができる。

【0178】
【0178】
〈インバータアンプへの応用〉なお、図24に示すように、差動アンプAMP211の代わりにAZレベルがVDD/2より高いインバータINV41を用い、差動アンプAMP22の代わりにAZレベルがVDD/2より低いインバータINV42を用いてもよい。なお、図2と同様の部分については同一の参照符号を付しその説明を適宜省略する。

【0179】AZレベルがVDD/2より高いインバータINV41は、例えばCMOSインバータを構成するPMOSトランジスタがNMOSトランジスタに比べてチャネル長が小さくチャネル幅が大きくすることで実現でき、AZレベルがVDD/2より低いインバータINV41は、例えば、CMOSインバータを構成するNMOSトランジスタがPMOSトランジスタに比べてチャネル長が小さくチャネル幅が大きくすることで実現できる。

【0180】</実施の形態13>>図25はこの発明の実施の形態13であるチョッパ型電圧比較器の構成を示す回路図である。同図に示すように、変換入力電圧VCIN及び基準電圧VRiはそれぞれスイッチS11及びS12を介してキャパシタC11の一方電極に接続される。キャパシタC11の他方電極はN型の差動アンプAMP31の第1入力部に接続され、差動アンプAMP31の外部第1出力部はキャパシタC12の一方電極に接続され、内部外部出力はスイッチS13を介して第1入力に帰還する。

【0181】一方、変換入力電圧VCIN及び基準電圧VRiそれぞれと逆相の反転入力電圧バーVICN及び反転基準電圧バーVRiはそれぞれスイッチS21及びS22を介してキャパシタC21の一方電極に接続される。キャパシタC21の他方電極は差動アンプAMP31の第2入力部に接続され、差動アンプAMP31の外部第2出力部はキャパシタC22の一方電極に接続され、内部第2出力部はスイッチS23を介して第2入力に帰還する。なお、基準電圧VRi及び変換入力電圧VCINは図10で示した外部入力変換部と等価な変換回路により付与される電圧である。また、図18と同様の

部分については同一の参照符号を付しその説明を適宜省 略する。

【0182】図26はフォールデッドカスコード型の差 動アンプAMP31の内部構成を示す回路図である。同 図に示すように、ソースが共に電源電圧VDDを受け、 ゲートが共に定電圧VPB1を受けるPMOSトランジ スタQ11及びQ12はそれぞれノードN11及びN1 2を介してNMOSトランジスタQ13及びQ14のド レインに接続される。NMOSトランジスタQ13とN MOSトランジスタQ14とは差動対となり、NMOS 10 トランジスタQ13のゲートに第1電圧V1を受け、N MOSトランジスタQ14のゲートに第2電圧V2を受 ける。NMOSトランジスタQ13及びQ14のソース は、ゲートに定電圧VBBを受けるNMOSトランジス タQ15を介して共通に接地される。そして、NMOS トランジスタQ13のドレイン(ノードN11),ゲー ト間がスイッチS13を介して接続され、NMOSトラ ンジスタQ14のドレイン(ノードN12), ゲート間 がスイッチS23を介して接続される。

【0183】また、PMOSトランジスタQ11及びQ2012のドレインはそれぞれPMOSトランジスタQ16及びQ17のソースにも接続され、PMOSトランジスタQ16及びQ17のゲートは共通に定電圧VPB2を受け、ソースはノードN41及びN42を介してNMOSトランジスタQ18及びQ19のドレインに接続される。NMOSトランジスタQ18及びQ19のゲートは共通に定電圧VNBを受け、ソースは共通に接地される。

【0184】このような構成の差動アンプAMP31は、NMOSトランジスタQ13のゲートが第1入力部、ノードN11が内部第1出力部、NMOSトランジスタQ14のゲートが第2入力部、ノードN12が内部第2出力部、ノードN41が外部第1出力部、ノードN42が外部第2出力部となる。

【0185】したがって、ノードN41及びN42より得られる外部出力信号VO1及びVO2は、ノードN11及びN12より得られる内部出力信号VI1及びVI2がPMOSトランジスタQ16及びQ17を介して得られるため、下方にレベルシフトされた信号となる。

【0186】 すなわち、差動アンプAMP31は、トラ 40 ンジスタQ11~Q15からなる差動増幅部と、トラン ジスタQ16~Q19からなるレベルシフト部とから構 成されるともいえる。

【0187】このように、実施の形態13のチョッパ型電圧比較器は、キャパシタC11及びC21の一方電極(半導体電極)に付与される電圧VC(基準電圧VRi及び変換入力電圧VCIN)をVDD/2以下に抑えることにより、比較的電圧依存性が小さい動作領域でキャパシタC1が動作させることができる。

【0188】さらに、差動アンプAMP31の内部のレ 50

36

ベルシフト部よってキャパシタC12及びC22の一方電極(半導体電極)に付与される電圧を低く抑えることにより、電圧比較器内のキャパシタC12及びC22を電圧依存性が小さい動作領域で動作させている。

【0189】その結果、実施の形態13のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態13の電圧比較器を用いて、図10に示すように、並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

【0190】加えて、差動アンプを用いることにより、 基準電圧VRiと変換入力電圧VCINとの比較をより 一層精度よく行うことができる。

【0191】図27は差動アンプAMP31の差動対が P型の差動アンプであった場合の内部構成を示す回路図 である。同図に示すように、ソースが共に接地され、ゲ ートが共に定電圧VNB1を受けるNMOSトランジス タQ21及びQ22はそれぞれノードN21及びN22 を介してPMOSトランジスタQ23及びQ24のドレ インに接続される。PMOSトランジスタQ23とPM OSトランジスタQ24とは差動対となり、PMOSト ランジスタQ23のゲートに第1電圧V1を受け、PM OSトランジスタQ24のゲートに第2電圧V2を受け る。PMOSトランジスタQ23及びQ24のソース は、ゲートに定電圧VPBを受けるPMOSトランジス タQ25を介して共通に電源VDDに接続される。そし て、PMOSトランジスタQ23のドレイン(ノードN 21),ゲート間がスイッチS13を介して接続され、 **PMOSトランジスタQ24のドレイン(ノードN2** 2),ゲート間がスイッチS23を介して接続される。 【0192】また、NMOSトランジスタQ21及びQ 22のドレインはそれぞれNMOSトランジスタQ26 及びQ27のソースにも接続され、NMOSトランジス 夕Q26及びQ27のゲートは共通に定電圧VNB2を

に接続される。
【0193】このような構成の場合の差動アンプAMP31は、PMOSトランジスタQ23のゲートが第1入力部、ノードN21が内部第1出力部、PMOSトランジスタQ24のゲートが第2入力部、ノードN22が内部第2出力部、ノードN51が外部第1出力部、ノードN52が外部第2出力部となる。

受け、ソースはノードN51及びN52を介してPMO

SトランジスタQ28及びQ29のドレインに接続される。PMOSトランジスタQ28及びQ29のゲートは

共通に定電圧VPBを受け、ソースは共通に電源VDD

【0194】したがって、ノードN51及びN52より 得られる外部出力信号VO1及びVO2は、ノードN2 1及びN22より得られる内部出力信号VI1及びVI 2がNMOSトランジスタQ26及びQ27を介して得 られるため、上方にレベルシフトされた信号となる。

【0195】すなわち、図27で示した構成の差動アン

プAMP31は、トランジスタQ21~Q25からなる 差動増幅部と、トランジスタQ26~Q29からなるレベルシフト部とから構成されるともいえる。

【0196】このようなP型の差動アンプAMP31は キャパシタC12及びC22の一方電極(半導体電極) がP型の場合に用いることになる。

【0197】<<実施の形態14>>図28はこの発明の実施の形態14であるチョッパ型電圧比較器構成を示す回路図である。なお、図2と同様の部分については同一の参照符号を付しその説明を適宜省略する。同図に示 10 すように、ラッチ回路11は直列に接続されたインバーターNV4及びINV5並びにスイッチSL1及びSL2から構成され、インバータINV3の出力部とインバータINV4の入力部との間にスイッチSL1が設けられ、インバータINV5の出力部とインバータINV4の入力部とがスイッチSL2を介して接続される。なお、スイッチSL1はスイッチS2と同相で駆動され、スイッチSL2はスイッチS1、S3及びS4と同相で駆動される。

【0198】一方、インバータINV2の入力部からイ 20 ンバータINV3の出力部にかけて、インバータINV 21及びインバータINV31が並列に接続される。すなわち、インバータINV21の入力部はインバータINV31の出力部はインバータINV3の出力部に接続される。また、インバータINV2の出力部はインバータINV2の出力部にも接続される。

【0199】ただし、インバータ | N V 2 ~ | N V 5、インバータ | N V 2 1、 | N V 3 1 それぞれの入出力特性は同一に設定される。

【0200】このように、実施の形態13のチョッパ型電圧比較器は、インバータINV21及びインバータINV31を設け、ラッチ回路11への出力電圧VOUTの駆動能力を大きくすることにより、ラッチ回路11の入力部に付随する寄生容量の影響を微小にして、前回の保持データが次に取り込まれる入力データの"H"あるいは"L"に向かう電圧変化を妨げないようし、誤動作を確実に防止している。

【0201】また、インバータ I N V 2~ I N V 5、インバータ I N V 21、I N V 31 それぞれの入出力特性 40は同一に設定されるため、インバータ I N V 3 及びインバータ I N V 3 1 とラッチ回路 1 1 内のインバータ I N V 4 の入出力特性のミスマッチはなく、インバータ I N V 2 1 及び I N V 3 1 を追加することにより生じる悪影響はない。

【0202】図29はチョッパ型電圧比較器の動作を示すタイミング図である。同図に示すように、ラッチ回路11からのキックバックの影響は少なく、正確に動作していることがわかる。なお、破線は従来構成のキックバックの影響が大きい場合を示している。

38

【0203】その結果、実施の形態14のチョッパ型電圧比較器は、高精度な電圧比較を行うことができる。したがって、実施の形態14の電圧比較器を用いて並列型A/Dコンバータを構成した場合、高精度なA/Dコンバータを得ることができる。

[0204]

【発明の効果】以上説明したように、この発明における 請求項1記載の電圧比較器のバイアス電圧補助手段は、 第1の期間に、第1のバイアス電圧と同レベルの補助電 圧を第1の反転増幅器の入力部に付与するため、第1の 期間中に入力信号(第1あるいは第2の電圧)の周波数 が高くなっても、第1の反転増幅器の入力部は第1のバ イアス電圧からの変動は少なく、入力側からみたオフセ ット電圧を十分小さくすることができ、精度の高い比較 動作を行うことができる。

【0205】請求項2記載の電圧比較器におけるバイアス電圧補助手段は、第1の反転増幅器に並列に接続され、第1の反転増幅器と同一の入出力特性を有する補助用反転増幅器を含み、補助用反転増幅器は第1の期間に入出力間が短絡され、その入力部が上記補助電圧に設定される。

【0206】したがって、第1の期間において、第1の 反転増幅器の入出力短絡に加えて、補助用反転増幅器の 入出力短絡によって、第1の反転増幅器の入力部の電圧 を第1のバイアス電圧(補助電圧)に設定することがで きる。

【0207】その結果、第1の反転増幅器と補助用反転増幅器とを合わせた駆動能力で第1の反転増幅器の入力部を第1のバイアス電圧に設定するため、第1の期間中に入力信号の周波数が高くなっても、入力側からみたオフセット電圧を十分小さくすることができる。

【0208】請求項3記載の電圧比較器において、第1の反転増幅器、補助用反転増幅器及び出力用反転増幅器 それぞれの入出力特性は同一であるため、第1の反転増幅器(及び補助用反転増幅器)の出力部と出力反転増幅器の入力部とを直接接続しても、両者の入出力特性のズレによるオフセット電圧は生じない。

【0209】請求項4記載の電圧比較器において、第1の反転増幅器(及び補助用反転増幅器)の出力部が第2のキャパシタを介して第2の反転増幅器の入力部に接続されているため、第1の反転増幅器と第2の反転増幅器との間に入出力特性のズレが存在しても、第1の反転増幅器にオフセット電圧はほとんど生じない。

40

十分小さくすることができる。

【0211】請求項6記載の第1の反転増幅器は、第1及び第2の差動用入力部より得られる信号の電位差を増幅して第1及び第2の差動用出力部から第1及び第2の差動用増幅信号をそれぞれ出力するため、第1及び第2の差動用キャパシタを介して第1及び第2の差動入力部に逆相の入力信号を与えることにより、第1の電圧と第2の電圧との比較を精度よく行うことができる。

【0212】この発明における請求項7記載の電圧比較器の第1のキャパシタ電圧制御手段は、第1のキャパシ 10夕の第1あるいは第2の電極側に設けられ、容量値の電圧依存性が小さい動作領域で第1のキャパシタが動作するように、第1のキャパシタの第1あるいは第2の電極側を電圧制御するため、第1及び第2の電極の電圧状態によっては容量値が変化する可能性の高い第1のキャパシタを用いても、精度の高い比較動作を行うことができる。

【0213】請求項8記載の電圧比較器の第1のキャパシタ電圧制御手段は、第1及び第2の電圧を変換して第1及び第2の関連電圧を第1のキャパシタの第1の電極 20にそれぞれ付与する第1のレベル変換手段を含んでいる。

【0214】そして、第1及び第2の関連電圧は第1のキャパシタの第2の電極の電圧が第1のバイアス電圧のとき、第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであるため、第1及び第2の電極の電圧状態によっては容量値が変化する可能性の高い第1のキャパシタを用いても、精度の高い比較動作を行うことができる。

【0215】請求項9記載の電圧比較器において、第1のキャパシタ電圧制御手段は、第1の期間に、キャパシタ用バイアス電圧を第1のキャパシタの第2の電極に付与するキャパシタ用バイアス電圧供給手段を備え、キャパシタ用バイアス電圧は、第1のキャパシタの第1の電極が第1あるいは第2の関連電圧のとき、第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであるため、第1及び第2の電極の電圧状態によっては容量値が変化する可能性の高い第1のキャパシタを用いても、精度の高い比較動作を行うことができる。

【0216】さらに、第1のキャパシタ電圧制御手段は、第1のキャパシタの第2の電極より得られる電圧をレベル変換して第1の反転増幅器の入力部に付与し、第1の期間にキャパシタ用バイアス電圧を第1のバイアス電圧にレベル変換する第1のレベル変換手段を含むため、第1の反転増幅器の動作に悪影響を与えることはない。

【0217】請求項10記載の電圧比較器において、キャパシタ用バイアス電圧供給手段は、固定の第1の比較電圧を発生する第1の比較電圧発生手段と、キャパシタ用バイアス電圧をレベル変換して第2の比較電圧を付与50

40

する第2のレベル変換手段と、第1及び第2の比較電圧 を比較して、その比較結果に基づきキャパシタ用電圧を 出力する電圧比較手段とを含み、第1の比較電圧は第1 のパイアス電圧に等しく、第2のレベル変換手段の変換 特性は第1のレベル変換手段の変換特性と同じである。

【0218】したがって、キャパシタ用バイアス電圧供給手段は、第1のレベル変換手段が第1の期間に正確に第1のバイアス電圧にレベル変換することが可能なキャパシタ用バイアス電圧を供給することができる。

【0219】請求項11記載の第1の反転増幅器は、第1及び第2の差動用入力部より得られる信号の電位差を増幅して第1及び第2の差動用出力部から第1及び第2の差動用増幅信号をそれぞれ出力するため、第1及び第2の差動用キャパシタを介して第1及び第2の差動入力部に逆相の入力信号を与えることにより、第1の関連電圧と第2の関連電圧との比較を精度よく行うことができる。

【0220】請求項12記載の電圧比較器の第1のキャパシタ電圧制御手段は、第2のキャパシタの第1あるいは第2の電極側に設けられ、容量値の電圧依存性が小さい動作領域で第2のキャパシタが動作するように、第2のキャパシタの第1あるいは第2の電極側を電圧制御するため、第1のキャパシタに加え、第1及び第2の電極の電圧状態によっては容量値が変化する可能性の高い第2のキャパシタを用いても、精度の高い比較動作を行うことができる。

【0221】請求項13記載の電圧比較器の第2のキャパシタ電圧制御手段は、第1の増幅信号をレベル変換して、第1のレベル変換電圧を第2のキャパシタの第1の電極に付与する第1のレベル変換手段を含んでいる。

【0222】そして、第1のレベル変換電圧は第2のキャパシタの第2の電極の電圧は第2のバイアス電圧のとき、第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであるため、第1及び第2の電極の電圧状態によっては容量値が変化する可能性の高い第2のキャパシタを用いても、精度の高い比較動作を行うことができる。

【0223】請求項14記載の電圧比較器において、第1の反転増幅器の第1のバイアス電圧は、第1のキャパシタの第1の電極が第1あるいは第2の関連電圧のとき、第1のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルであり、第2の反転増幅器の第2のバイアス電圧は、第2のキャパシタの第1の電極が第2のバイアス電圧のとき第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルである。

【0224】したがって、各々が第1及び第2の電極の 電圧状態によっては容量値が変化する可能性の高い第1 及び第2のキャパシタを対し、それに適合した入出力特 性を有する第1及び第2の反転増幅器を用いることによ り、精度の高い比較動作を行うことができる。

【0225】請求項15記載の電圧比較器において、第1の反転増幅器は、内部増幅信号をレベル変換して第1の増幅信号を出力するレベル変換部を含み、第1の増幅信号のレベルは第2のキャパシタの第2の電極が第2のバイアス電圧のとき第2のキャパシタの容量値の電圧依存性が小さい動作領域となるレベルである。

【0226】したがって、各第1及び第2の電極の電圧 状態によっては容量値が変化する可能性の高い第2のキャパシタを対し、それに適合した第1の増幅信号を出力 する第1の反転増幅器を用いることにより、精度の高い 10 比較動作を行うことができる。

【0227】この発明における請求項16記載の電圧比較器のラッチ手段に増幅出力信号を出力する出力用反転増幅器の駆動能力は、ラッチ手段の入力部に付随する容量の影響を受けないレベルに設定されるため、ラッチ手段にラッチされた前回の保持データが次に取り込まれる入力データの電圧変化を妨げることなく誤動作を確実に防止できる。

【0228】請求項17記載の電圧比較器において、出 カ用反転増幅器は入出力部間に並列に接続される第5及 20 び第6の部分反転増幅器を含むため、比較的大きな駆動 能力で増幅出力信号を出力することができる。

【0229】また、第2の反転増幅器、出力用反転増幅器及びラッチ手段内の第1~第6の部分反転増幅器の入出力特性は同一に設定されるため、第2の反転増幅器及び出力用反転増幅器をそれぞれ2つの部分反転増幅器の並列接続に構成しても誤動作は生じない。

【0230】請求項18記載のA/Dコンバータは、請求項1、請求項7あるいは請求項16記載の電圧比較器を用いて構成されるため、複数の電圧比較器はそれぞれ 30高精度に入力電圧と基準電圧との電圧比較を行うことができ、その結果、高精度なA/Dコンバータを得ることができる。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1であるチョッパ型電圧比較器の第1の態様の構成を示す回路図である。

【図2】 この発明の実施の形態1であるチョッパ型電圧比較器の第2の態様の構成を示す回路図である。

【図3】 この発明の実施の形態2であるチョッパ型電圧比較器の構成を示す回路図である。

【図4】 図3のバイアス電圧発生回路の構成を示す回路図である。

【図5】 図3のバイアス電圧発生回路の構成を示す回路図である。

【図 6 】 実施の形態 2 の動作を示すタイミング図である。

【図7】 この発明の実施の形態3であるチョッパ型電圧比較器の構成を示す回路図である。

【図8】 この発明の実施の形態4であるチョッパ型電圧比較器の構成を示す回路図である。

【図9】 図8のバイアス電圧発生回路の構成を示す回路図である。

【図10】 この発明の実施の形態5であるチョッパ型 電圧比較器の外部入力変換部の構成を示す回路図であ る。

【図11】 図10のチョッパ型電圧比較器の内部構成を示す回路図である。

【図12】 実施の形態5の効果を示す説明図である。

【図13】 この発明の実施の形態6であるチョッパ型 電圧比較器の構成を示す回路図である。

【図14】 この発明の実施の形態7であるチョッパ型 電圧比較器の構成を示す回路図である。

【図15】 図14のバイアス電圧発生回路の構成を示す回路図である。

【図16】 図14のバイアス電圧発生回路の構成を示す回路図である。

【図17】 この発明の実施の形態8であるチョッパ型 電圧比較器の構成を示す回路図である。

【図18】 この発明の実施の形態9であるチョッパ型 電圧比較器の構成を示す回路図である。

【図19】 この発明の実施の形態10であるチョッパ 型電圧比較器の構成を示す回路図である。

【図20】 図19のバイアス電圧発生回路の構成を示す回路図である。

【図21】 図19のバイアス電圧発生回路の構成を示す回路図である。

【図22】 この発明の実施の形態11であるチョッパ 型電圧比較器の構成を示す回路図である。

【図23】 この発明の実施の形態12であるチョッパ 型電圧比較器の構成を示す回路図である。

【図24】 この発明の実施の形態12であるチョッパ 型電圧比較器の他の構成を示す回路図である。

【図25】 この発明の実施の形態13であるチョッパ 型電圧比較器の構成を示す回路図である。

【図26】 図25の初段の差動アンプの内部構成を示す回路図である。

【図27】 図25の初段の差動アンプの他の内部構成を示す回路図である。

【図28】 この発明の実施の形態14であるチョッパ型電圧比較器の構成を示す回路図である。

【図 2 9 】 実施の形態 1 4 の動作を示すタイミング図である。

【図30】 従来のチョッパ型電圧比較器の構成を示す 回路図である。

【図31】 図30のチョッパ型電圧比較器の内部詳細 を示す回路図である。

【図32】 オートゼロ期間におけるチョッパ型電圧比較器の状態を示す回路図である。

【図33】 比較期間におけるチョッパ型電圧比較器の 50 状態を示す回路図である。 【図34】 オートゼロ期間におけるチョッパ型電圧比 較器の動作を示すグラフである。

【図35】 比較期間におけるチョッパ型電圧比較器の 動作を示すグラフである。

【図36】 従来のチョッパ型電圧比較器の全体動作を 示すタイミング図である。

【図37】 連続するインバータアンプ間に入出力特性 の相違がある場合の問題点を示したグラフである。

【図38】 連続するインバータアンプ間に入出力特性 の相違がある場合の問題点を示したタイミング図である。

【図39】 従来の並列型A/Dコンバータの構成を示す回路図である。

【図40】 差動アンプを用いた従来のチョッパ型電圧 比較器の構成を示す回路図である。

【図41】 差動対がN型の差動アンプの内部構成を示す回路図である。

【図42】 差動対がP型の差動アンプの内部構成を示す回路図である。

【図43】 入力信号が高周波信号である場合の問題点 20 ンバータ(アンプ)。

を示す説明図である。

【図44】 図43で示した問題点の場合におけるチョッパ型電圧比較器の動作を示すタイミング図である。

【図45】 両電極が金属電極の場合のキャパシタの断面構造を示す説明図である。

【図46】 一方電極が半導体電極の場合のMOSキャパシタの断面構造を示す説明図である。

【図47】 MOSキャパシタの容量値特性を示すグラフである。


10 【図48】 ラッチ回路11からのキックバックによる 問題点を示す説明図である。

【図49】 図48で示した問題点の場合におけるチョッパ型電圧比較器の動作を示すタイミング図である。

#### 【符号の説明】

1, 2, 6 バイアス電圧発生回路、3 入力レベル設定回路、4, 5, 7, 21~26, 31, 32 レベルシフト回路、11, 13 ラッチ回路、AMP1~AMP3, AMP11, AMP12, AMP21, AMP22 差動アンプ、INV1~INV5, INV11 インバータ(アンプ)。


【図1】




VIN SI S3 S4 VOUT F7F LOUT S2 INV2 INV3


【図2】

INV1~INV3,INV11: インパータ(アンプ)





【図11】







4:レベルシフト回路











AMP12:差動アンプ 25、26:レベルシフト回路




【図17】


7:レベルシフト回路





【図18】


21~24:レベルシフト回路

































[図48]



√ 【図49】



# フロントページの続き

(72)発明者 奥田 孝 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内